[发明专利]半导体装置及其制造方法无效

专利信息
申请号: 200810125405.2 申请日: 2008-06-05
公开(公告)号: CN101320749A 公开(公告)日: 2008-12-10
发明(设计)人: 上田靖彦;藤本紘行 申请(专利权)人: 尔必达存储器株式会社
主分类号: H01L29/10 分类号: H01L29/10;H01L29/423;H01L29/78;H01L21/336;H01L21/302;H01L21/28
代理公司: 中原信达知识产权代理有限责任公司 代理人: 钟强;关兆辉
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供一种半导体装置及其制造方法,可将加工沟槽时产生的飞边有效去除的同时使沟槽的形状最佳化,并不会产生寄生沟道、泄漏电流。在这种半导体装置中,沟槽(11)使位于活性区域(K)侧、并与开口部(11a)连接的一对第2内壁(11c)的截面轮廓线形成为大致直线状,具有以下工序:第1飞边去除工序,通过氢烘烤处理去除或减少飞边(11e);保护膜形成工序,通过氧化处理在沟槽(11)的表面形成保护膜(14);和第2飞边去除工序,对形成了保护膜(14)的沟槽(11)的表面进行氢烘烤,使第2内壁(11c)的截面轮廓线保持大致直线状,同时进一步去除或减少残存的飞边(11e)。
搜索关键词: 半导体 装置 及其 制造 方法
【主权项】:
1.一种半导体装置,其特征在于,具有沟槽栅极晶体管,该沟槽栅极晶体管中,在半导体基板上至少具有:由元件分离绝缘膜包围了周围的活性区域;在上述活性区域内,两端部与上述元件分离绝缘膜相接设置的沟槽;经由栅极绝缘膜形成在上述沟槽中的栅电极;和形成在上述沟槽附近的扩散层,上述沟槽包括:位于上述半导体基板的一个面上的开口部;位于上述元件分离绝缘膜侧,并与上述开口部连接的一对第1内壁;位于上述活性区域侧,并与上述开口部连接的一对第2内壁;和位于上述开口部的对面,与上述第1内壁及上述第2内壁连接的底部,上述第2内壁的截面轮廓线大致为直线状,上述沟槽内部副生的飞边被去除或减少。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于尔必达存储器株式会社,未经尔必达存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810125405.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top