[发明专利]图像处理电路

摘要

一种图像处理电路。其课题在于，实现图像处理电路运算处理的高速化。图像处理模块(10)根据启动信号(STA)而开始动作，在针对双端口存储器(30)中的图像数据的预定行(例如第3行)的细线化处理结束后，输出结束信号(FIN1)。图像处理模块(20)根据结束信号(FIN1)而开始动作，在1个画面的量的细线化处理结束后，判定满足预定条件的细线化是否已完成，如果已完成则输出表示该意思的判定信号(RES)。如果尚未完成则输出结束信号(FIN2)。图像处理模块(10)在被给出结束信号(FIN2)后，开始下一次画面处理。由此，由图像处理模块(10)进行第1、3、5、…画面的图像处理，与之大致并行地，由图像处理模块(20)进行第2、4、6、…画面的图像处理。

主权项

1.一种图像处理电路，其重复进行依次启动第1个～第N(其中，N是2以上的整数)个图像处理模块的动作直到满足预定的结束条件为止，上述图像处理模块进行如下处理，即，从存储有依次排列多个图像数据而构成的1个画面的量的图像信息的存储器中，依次读出构成其一部分的多个图像数据进行运算，并将运算结果的图像数据写回到该存储器，其特征在于，上述第1个图像处理模块具有：运算部，其根据来自外部的启动信号或者上述第N个图像处理模块的结束信号而开始动作，从上述存储器依次读出多个图像数据进行运算，并将运算结果写回到该存储器；以及运算计数器，其对该运算部的运算次数进行计数，在该存储器中用于由下一个图像处理模块开始处理的图像数据已齐备的时刻，对下一个图像处理模块输出结束信号，上述第2个以后的图像处理模块具有：运算部，其根据前一个图像处理模块的结束信号而开始动作，从上述存储器依次读出多个图像数据进行运算，并将运算结果写回到该存储器；以及运算计数器，其对该运算部的运算次数进行计数，在该存储器中用于由下一个图像处理模块开始处理的图像数据已齐备的时刻，对下一个图像处理模块输出结束信号，上述第N个图像处理模块具有：运算部，其根据前一个图像处理模块的结束信号而开始动作，从上述存储器依次读出多个图像数据进行运算，并将运算结果写回到该存储器；以及结束判定部，其在该运算部的处理结束后判定是否已满足预定的完成条件，在尚未满足时对上述第1个图像处理模块输出结束信号，在已满足时输出表示处理已完成的完成信号。