[发明专利]非易失性半导体存储器件的制造方法无效
| 申请号： | 200810074158.8 | 申请日： | 2005-06-23 |
| 公开（公告）号： | CN101241881A | 公开（公告）日： | 2008-08-13 |
| 发明（设计）人： | 三谷祐一郎;松下大介 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/336;H01L21/28;H01L21/31 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 康建忠 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种非易失性半导体存储器件的制造方法，包括：通过直接氮化第一导电类型的硅衬底的主面形成氮化硅膜，然后在氧化气氛中加热所述衬底，以形成多个氧化硅膜，一个位于所述氮化硅膜和所述衬底之间的界面中，另一个位于所述氮化硅膜上，所述多个氧化硅膜和所述氮化硅膜形成第一栅绝缘膜；在所述第一栅绝缘膜上形成浮栅电极；在所述浮栅电极上形成第二栅绝缘膜；在所述第二栅绝缘膜上形成控制栅电极；以及在所述衬底的所述主面中形成第二导电类型的源区和漏区，在所述源区和漏区之间设置所述第一栅绝缘膜。 | ||
| 搜索关键词： | 非易失性 半导体 存储 器件 制造 方法 | ||
【主权项】：
1.一种非易失性半导体存储器件的制造方法，包括以下步骤：通过直接氮化第一导电类型的硅衬底的主面形成氮化硅膜，然后在氧化气氛中加热所述衬底，以形成多个氧化硅膜，一个位于所述氮化硅膜和所述衬底之间的界面中，另一个位于所述氮化硅膜上，所述多个氧化硅膜和所述氮化硅膜形成第一栅绝缘膜；在所述第一栅绝缘膜上形成浮栅电极；在所述浮栅电极上形成第二栅绝缘膜；在所述第二栅绝缘膜上形成控制栅电极；以及在所述衬底的所述主面中形成第二导电类型的源区和漏区，在所述源区和漏区之间设置所述第一栅绝缘膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810074158.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
