[发明专利]存储系统和数据传输方法

摘要

通过减少由于在存储控制器和存储模块之间的不同布线中的分支和阻抗不匹配所引起的反射信号等的影响以及由于存储模块中的数据、命令/地址和时钟的传输延迟引起的影响，可以实现高速操作的存储系统。为此，存储系统包括存储控制器和安装了DRAM的存储模块。缓冲器安装在存储模块上。缓冲器和存储控制器通过数据布线、命令/地址布线和时钟布线互相连接。存储模块上的DRAM和缓冲器通过内部数据布线、内部命令/地址布线和内部时钟布线互相连接。数据布线、命令/地址布线和时钟布线可以级联连接至其它存储模块的缓冲器。在存储模块的DRAM和缓冲器之间，使用与时钟同步的数据相位信号实现高速数据传输。

主权项

1.一种存储系统，具有多个存储电路、和用于根据主时钟控制所述多个存储电路的控制电路，其中所述多个存储电路和所述控制电路通过用于传输/接收数据信号的第一布线与所述第一布线长度不同的第二布线相连，其特征在于，所述控制电路具有通过将所述主时钟进行n(n是大于等于2的正整数)分频而得到时钟信号，在将所述命令/地址信号与所述n分频的时钟信号匹配的同时，通过所述第二布线将命令/地址信号输出至所述多个存储电路，并通过所述第一布线输出与所述n分频的时钟信号具有预定频率关系且代表所述数据信号的相位的数据相位信号(DPS)，并且所述多个存储电路的每一个都使用所述数据相位信号吸收由于所述第一和第二布线之间的布线长度差而引起的时滞。