[发明专利]半导体集成电路装置的制造方法无效

专利信息
申请号: 200810000274.5 申请日: 2008-01-30
公开(公告)号: CN101246832A 公开(公告)日: 2008-08-20
发明(设计)人: 冈山正男 申请(专利权)人: 株式会社瑞萨科技
主分类号: H01L21/66 分类号: H01L21/66;G01R31/28;G01R31/26
代理公司: 北京律盟知识产权代理有限责任公司 代理人: 刘国伟
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明防止在使用薄膜探针进行探针检查时损坏薄膜探针及作为检查对象的晶片,所述薄膜探针具有使用半导体集成电路装置的制造技术形成的探针。利用照相机等摄像机构获得晶片表面内的区域PCA的图像,将已预先获得的正常芯片10的图像与区域PCA中的所有芯片10加以比较,由此,判定区域PCA中的所有芯片10中是否产生异常形状,所述晶片表面内的区域PCA包含刚进行探针检查后的芯片10位于中央且挤压具挤压的区域OGA。
搜索关键词: 半导体 集成电路 装置 制造 方法
【主权项】:
1.一种半导体集成电路装置的制造方法,其特征在于包括:(a)供给半导体晶片的步骤,所述半导体晶片具有多个芯片形成区域,所述多个芯片形成区域分别具有半导体集成电路以及与所述半导体集成电路电连接的多个电极,對所述半导体晶片获得有标准样品图像,且所述标准样品图像是拍摄包含所述多个芯片形成区域的所述半导体晶片的表面状态而得的图像;(b)供给探针卡的步骤,所述探针卡具有可与所述半导体晶片的所述多个电极接触的多个接触端子;(c)使所述探针卡的所述多个接触端子的前端,接触于选自所述半导体晶片中的所述多个芯片形成区域中的一个第1芯片形成区域的所述多个电极,由此对所述第1芯片形成区域的所述半导体集成电路进行电气检查的步骤;(d)在所述(c)步骤后,获得拍摄所述半导体晶片的表面状态而得的第1图像的步骤,所述半导体晶片包含所述第1芯片形成区域及所述第1芯片形成区域外侧的第2芯片形成区域;以及(e)在所述(d)步骤后,将所述第1图像中的所述第1及第2芯片形成区域、与所述标准样品图像中的所述第1及第2芯片形成区域加以比较的步骤。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810000274.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top