[发明专利]非易失性半导体存储装置有效
申请号: | 200780045014.3 | 申请日: | 2007-11-05 |
公开(公告)号: | CN101548334A | 公开(公告)日: | 2009-09-30 |
发明(设计)人: | 井上刚至;细井康成;大西茂夫;粟屋信义 | 申请(专利权)人: | 夏普株式会社 |
主分类号: | G11C13/00 | 分类号: | G11C13/00;H01L27/10;H01L45/00;H01L49/00 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 汪惠民 |
地址: | 日本国*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供一种针对多个具备随着电压施加而电阻特性发生变化地可变电阻元件的存储器单元、可单独同时执行电阻变化的不同的改写动作的非易失性半导体存储装置。按与同一列的存储器单元公共连接的每个位线(BL0~3),具备根据使改写对象的可变电阻元件的电阻特性从低电阻状态向高电阻状态转移的第一改写动作与从高电阻状态向低电阻状态转移的第二改写动作的差异,可单独选择2个负载电阻特性的任一个的负载电阻特性可变电路(14),具备将第一改写动作中施加的第一电压脉冲和第二改写动作中施加第二电压脉冲,经负载电阻特性可变电路(14)和位线(BL0~3)施加给改写对象的存储器单元的改写电压脉冲施加电路(13a)。 | ||
搜索关键词: | 非易失性 半导体 存储 装置 | ||
【主权项】:
1、一种非易失性半导体存储装置,其具备:存储器单元阵列,其将2端子或者3端子构造的非易失性的存储器单元在行方向以及列方向上分别排列多个,将排列在同一行的多个所述存储器单元的第一端子连接于公共的字线,将排列在同一列的多个所述存储器单元的第二端子连接于公共的位线而成;字选择电路,从多个所述字线中选择规定数量的字线;位线选择电路,从多个所述位线中选择规定数量的位线;和负载电阻特性可变电路,其连接于所述位线的每一个,所述存储器单元具有2端子构造的可变电阻元件,所述可变电阻元件是当至少采用正负任一个的极性向以一方端子为基准的另一方端子施加电压的情况下,以2端子间的电流电压特性来规定的电阻特性能够在能稳定地获得低电阻状态和高电阻状态的2个电阻特性之间进行转移,所述电阻特性从低电阻状态向高电阻状态转移所需的施加电压的绝对值的下限值即第一阈值电压是比所述电阻特性从高电阻状态向低电阻状态转移所需的施加电压的绝对值的下限值即第二阈值电压低的电压,根据所述电阻特性是低电阻状态与高电阻状态中的哪一个来确定存储状态的可变电阻元件,所述负载电阻特性可变电路的每一个具有以电流电压特性来规定的2个不同的负载电阻特性,根据使改写对象的所述可变电阻元件的所述电阻特性从低电阻状态向高电阻状态转移的第一改写动作与从高电阻状态向低电阻状态转移的第二改写动作的差异,能单独选择所述2个负载电阻特性的某一个,设置有改写电压脉冲施加电路,其通过所述负载电阻特性可变电路和所述位线,向改写对象的所述存储器单元施加所述第一改写动作中所施加的第一电压脉冲和所述第二改写动作所施加的第二电压脉冲。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200780045014.3/,转载请声明来源钻瓜专利网。