[发明专利]下行链路接收机比特速率处理器的结构无效
| 申请号： | 200780036030.6 | 申请日： | 2007-09-25 |
| 公开（公告）号： | CN101517912A | 公开（公告）日： | 2009-08-26 |
| 发明（设计）人： | 克里希南·维什瓦纳坦;迪帕克·马修;艾瑞克·亚顿;利德温·马蒂诺;严爱国;提摩太·费雪·杰夫斯;保罗·D·克里瓦切克 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H04B1/707 | 分类号： | H04B1/707;H04L1/00 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 任默闻 |
| 地址： | 台湾省新竹科学工*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种无线系统中的比特率处理器，所述比特率处理器包括：前端处理器，所述前端处理器用于对物理信道数据进行处理并生成经编码的传输信道数据；传输信道缓冲器，所述传输信道缓冲器用于存储所述经编码的传输信道数据；以及后端处理器，所述后端处理器用于对来自所述传输信道缓冲器的所述经编码的传输信道数据进行处理并生成经解码的传输信道比特。所述前端处理器可以包括：接收物理信道数据的帧缓冲器；对来自帧缓冲器的物理信道数据进行解映射的第一级；从第一级接收解映射物理信道数据的中间帧缓冲器；以及对解映射物理信道数据进行处理并提供经编码的传输信道数据的第二级。所述后端处理器可以包括第三级，所述第三级包括：对经编码的传输信道数据进行缩放的缩放电路；对缩放后的传输信道数据进行解码的解码器；用于提供经解码的传输信道比特的CRC校验器；以及用于接收经解码传输信道数据的输出缓冲器。 | ||
| 搜索关键词： | 下行 接收机 比特 速率 处理器 结构 | ||
【主权项】：
1、一种用于处理无线系统中的物理信道数据的比特速率处理器，所述比特速率处理器包括：前端处理器，所述前端处理器用于处理所述物理信道数据并生成经编码的传输信道数据；传输信道缓冲器，所述传输信道缓冲器用于存储所述经编码的传输信道数据，所述传输信道缓冲器跟在所述前端处理器中的解速率匹配操作之后；以及后端处理器，所述后端处理器用于处理来自所述传输信道缓冲器的所述经编码的传输信道数据并生成解码后的传输信道比特。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780036030.6/，转载请声明来源钻瓜专利网。
