[发明专利]包括具有超晶格沟道的浮栅存储单元的半导体器件及相关方法有效
| 申请号： | 200780016287.5 | 申请日： | 2007-05-03 |
| 公开（公告）号： | CN101438415A | 公开（公告）日： | 2009-05-20 |
| 发明（设计）人： | 斯考特·A·克瑞普斯;K·V·拉奥 | 申请（专利权）人： | 梅尔斯科技公司 |
| 主分类号： | H01L29/788 | 分类号： | H01L29/788;H01L29/15;H01L27/115 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 秦 晨 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体器件，可以包括半导体衬底(21)和至少一个非易失性存储单元。所述至少一个存储单元可以包括以定距离间隔的源极和漏极区(26，27)，以及超晶格沟道(25)，该超晶格沟道(25)包括源极和漏极区之间的半导体衬底上的多个堆叠层组。超晶格沟道的每个层组可以包括限定基底半导体部分及其上的能带改性层的多个堆叠基底半导体单层，所述能带改性层可以包括限制在相邻基底半导体衬底部分的晶格内的至少一个非半导体单层。浮置栅极(37)可以与超晶格沟道相邻，控制栅极(39)可以与第二栅极(38)绝缘层相邻。 | ||
| 搜索关键词： | 包括 具有 晶格 沟道 存储 单元 半导体器件 相关 方法 | ||
【主权项】：
1. 一种半导体器件，其包括：半导体衬底；以及至少一个非易失性存储单元，该至少一个非易失性存储单元包括：间隔开的源极区和漏极区，超晶格沟道，该超晶格沟道包括在所述源极区和漏极区之间的所述半导体衬底上的多个堆叠的层组，所述超晶格沟道的每个层组包括多个堆叠的基底半导体单层，该多个堆叠的基底半导体单层限定基底半导体部分及其上的能带改性层，所述能带改性层包括限制在相邻基底半导体部分的晶格内的至少一个非半导体单层，与所述超晶格沟道相邻的浮置栅极，以及与所述浮置栅极电极相邻的控制栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于梅尔斯科技公司，未经梅尔斯科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780016287.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
