[发明专利]具有在锁相环输入和反馈差分时钟的共模均衡器的零延迟缓冲器

摘要

一种零延迟时钟发生器有一个锁相环(PLL)，其产生一个反馈时钟，以及接收一个基准时钟。所有时钟都是差分的，并有一个共模电压。一个外部产生的基准时钟的共模电压可能不同于内部产生的反馈时钟的共模电压。基准时钟和反馈时钟的共模电压上的差会导致延迟变化，其导致产出时钟的静态相位偏移。一个共模感应和均衡器感应被缓冲的基准和反馈时钟的共模电压，并产生控制电压。控制电压调整共模电压和差分缓冲器的延迟，差分缓冲器接收基准和反馈时钟。控制电压调整差分缓冲器以便匹配被缓冲的基准和反馈时钟的共模电压。接着，被缓冲的时钟被应用到PLL的一个相频检测器。

主权项

1. 一种差分时钟发生器，包括：一个基准时钟输入，用来接收一个基准时钟，其中基准时钟是一个差分时钟，由一个真实信号线载有的信号和由一个互补信号线载有的信号的差表示；第一差分时钟缓冲器，在真实输入和互补输入上接收基准时钟，第一差分时钟缓冲器感应真实输入和互补输入之间的电压差，并利用一个被缓冲的基准时钟驱动真实输出和互补输出；第一差分-单端(DTS)转换器，在真实输入上和互补输入上接收被缓冲的基准时钟，第一DTS转换器产生一个合并的基准时钟信号，作为真实输入和互补输入的差；第二差分时钟缓冲器，在真实输入和互补输入上接收一个反馈时钟，第二差分时钟缓冲器感应真实输入和互补输入之间的电压差，并利用被缓冲的反馈时钟驱动真实输出和互补输出；第二DTS转换器，在真实输入和互补输入上接收被缓冲的反馈时钟，第二DTS转换器产生一个合并的反馈时钟信号，作为真实输入和互补输入的差；一个相位检测器，具有第一输入，其从第一DTS转换器接收合并的基准时钟信号，并具有第二输入，其从第二DTS转换器接收合并的反馈时钟信号，相位检测器检测合并的基准时钟信号和合并的反馈时钟信号之间的相位差，并产生一个上信号(up signal)和一个下信号(down signal)以回应检测的相位差。一个感应电容器，用来存储电荷以产生感应电压；第一电荷泵(charge pump)，由来自相位检测器的上信号启动，用来对感应电容器进行充电；第二电荷泵，由来自相位检测器的下信号启动，用来对感应电容器进行放电；一个压控振荡器(VCO)，其从感应电容器接收感应电压，VCO产生具有一个频率的反馈时钟，该频率依赖于感应电压，其中VCO输出一个真实信号和一个互补信号给反馈时钟；一个输出差分时钟缓冲器，在真实输入上和互补输入上接收反馈时钟，输出差分时钟缓冲器感应真实输入和互补输入之间的电压差，并利用一个被缓冲的输出时钟驱动真实输出和互补输出；第一共模感应器，被连接到第一差分时钟缓冲器以感应来自第一差分时钟缓冲器的真实输出和互补输出的第一共模电压；第二共模感应器，被连接到第二差分时钟缓冲器以感应来自第二差分时钟缓冲器的真实输出和互补输出的第二共模电压；和第二均衡器，从第一共模感应器接收第一共模电压，并从第二共模感应器接收第二共模电压，用来产生第二控制电压；其中第二控制电压被应用到第二差分时钟缓冲器，第二控制电压调整来自第二差分时钟缓冲器的真实输出和互补输出的第二共模电压；由此，第二共模电压由第二均衡器和第二共模感应器调整。