[发明专利]用于动态逻辑电路的混合保持器电路

摘要

一种动态逻辑门，具有：响应时钟信号的预充电阶段而被预充电的动态节点；和具有多个逻辑输入的逻辑树，用于在时钟信号的求值阶段期间根据逻辑输入的布尔逻辑组合来对动态节点进行求值。该动态节点通过反相逻辑电路而被耦合到输出。混合保持器电路，其被耦合到动态节点，使用NFET和第一PFET的并联结构以在使用高电压电源工作时产生与更大的PFET相同的电流。在一个实施方案中，该组合的公共节点通过比第一PFET更大的第二PFET来耦合到动态节点。在高电压时，混合保持器在电位噪声最高时提供强保持器电流。混合保持器电流在低电压时自动减少从而可以在保持高电压工作的有效抗噪性的同时维持性能。

主权项

1.一种混合保持器电路，用于用电源供电并具有用第一反相逻辑门耦合到逻辑输出的动态节点的动态逻辑电路，该动态节点响应时钟信号的预充电阶段而被预充电并且响应时钟信号的求值阶段和根据多个逻辑输入的布尔逻辑组合而被求值，该混合保持器电路包括：NFET，其具有被耦合到电源的第一电位的漏极端子、被耦合到第一栅信号的栅极端子、和源极端子；以及第一PFET，其具有被耦合到第二栅信号的栅极端子、被耦合到第一电位的源极端子、和被耦合到NFET源极端子从而形成被耦合到动态节点的公共节点的漏极端子，其中，从公共节点耦合到动态节点的电流大小相当于NFET源极电流和第一PFET漏极电流的组合并且由第一栅信号的电平、第二栅信号的电平和公共节点的电压电平所决定。