[发明专利]非易失性半导体存储器无效
| 申请号： | 200710162018.1 | 申请日： | 2007-09-29 |
| 公开（公告）号： | CN101154688A | 公开（公告）日： | 2008-04-02 |
| 发明（设计）人： | 清水达雄;村冈浩一 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/792 | 分类号： | H01L29/792;H01L29/51;H01L27/115 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 以往的MONOS是在SiN中蓄积电荷的结构，但是电荷蓄积量不充分，无法取得大的阈值电压变化幅度，在向HfO2、ZrO2、TiO2中导入La系元素的技术中，难以实现基于掺杂剂的导入的电荷高密度化。一种非易失性半导体存储器，具有将介电常数比氮化硅膜充分高的Ti氧化物、Zr氧化物、Hf氧化物等金属氧化物作为母材材料，为了使其中产生电子出入成为可能的捕获能级，适量添加价数为大2价(VI价)以上的高价数物质的结构的电荷蓄积层。 | ||
| 搜索关键词： | 非易失性 半导体 存储器 | ||
【主权项】：
1.一种非易失性半导体存储器，其特征在于：由隔开成为沟道区的间隔设置有源区和漏区的半导体衬底、两端盖在所述源区上和所述漏区上并且形成在所述沟道区上的栅层叠物构成；所述栅层叠物依次层叠：形成在所述沟道区上的第一绝缘层；在包含钛(Ti)、锆(Zr)和铪(Hf)中的至少一个的氧化物电介质膜中，导入价数比所述Ti、所述Zr或所述Hf更高的物质Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、以及Ni中的至少一个作为添加物质的电荷蓄积层；具有比所述第一绝缘层更高的介电常数的第二绝缘层；存储器栅电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710162018.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种可以加快农作物生长的新型化肥及制造方法
- 下一篇：双离合器式变速器
- 同类专利
- 专利分类
