[发明专利]半导体装置的制造方法无效
申请号: | 200710142754.0 | 申请日: | 2003-09-23 |
公开(公告)号: | CN101179048A | 公开(公告)日: | 2008-05-14 |
发明(设计)人: | 田原贤治 | 申请(专利权)人: | 株式会社瑞萨科技 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 浦柏明;刘宗杰 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体装置的制造方法。在半导体衬底上形成第1层布线层之后,在该第1层布线层上形成氮化硅膜。接着在氮化硅膜上形成第2层间绝缘膜,蚀刻该第2层间绝缘膜并使氮化硅膜露出后,通过用含氟气体蚀刻已露出的氮化硅膜来形成通路孔。接下来对已露出的第1铜层进行等离子体处理,除去含有含氟聚合物的污染物。然后在通路孔的内面堆积第2阻挡金属膜和第2铜层,而形成通路插头。由此提供一种通过从已露出的铜表面除去含有含氟聚合物的污染物,使铜表面处于形成自然氧化膜的状态,从而能够抑制铜的腐蚀的半导体装置的制造方法。 | ||
搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
1.一种具有铜布线的半导体装置的制造方法,其特征在于,具有:在上述铜布线上形成绝缘膜的工序;用含氟气体蚀刻上述绝缘膜,设置直至达到上述铜布线的开孔部的工序;在设置上述开孔部的工序之后,不停止等离子体放电,在同一室内连续地对在上述开孔部的底部已露出的上述铜布线的表面在暴露到大气中之前进行等离子体处理的工序;在上述开孔部的内面,使用CVD法或溅射法形成阻挡金属层的工序;经由上述阻挡金属层,在上述开孔部的内部使用电镀法形成铜的工序;以及使用化学机械研磨法,研磨上述铜和上述阻挡金属层的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710142754.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造