[发明专利]半导体存储装置

摘要

本发明提供了一种可以正确地读出数据的半导体存储装置。主位线MBL1和主位线RMBL1的寄生电容分别等于Cmbl。而且，副位线DBL01和副位线DBL1n的寄生电容分别等于Cdbl256，副位线RDBL1和副位线DBL21的寄生电容分别等于Cdbl32。当读出存储单元MC的数据时，选择线驱动电路(50)选择选择线SEL00、SEL01以及选择线RSEL0、RSEL1之外，还选择选择线RDSEL11以及选择线SEL21。据此，与读出放大器(20)相连的主位线MBL1和RMBL1的合成寄生电容分别等于Cmbl+Cdbl256+Cdbl32。

主权项

1.一种半导体存储装置，其特征在于，该装置包括：存储单元阵列，多个存储单元沿行方向及列方向以矩阵状配置，被分割为多个扇区；多条字线，设置于所述存储单元的各行；多条主位线，沿列方向延伸；多条副位线，配置于所述各扇区内，沿列方向延伸；多个选择晶体管，与所述各副位线对应设置，用于电连接/断开所述主位线和所述副位线；多条选择线，用于控制所述选择晶体管的导通/非导通状态；参考单元，用于生成读出操作时的参考电压；读出放大器，连接于所述主位线，用于进行读出数据的判定；字线选择电路，用于选择所述多个存储单元之中的读出对象存储单元所接的字线和所述参考单元所接的字线；选择线选择电路，用于在读出操作时，选择以下选择线：用于连接与所述读出放大器相连的第1主位线和所述读出对象存储单元所接的副位线的选择线；用于连接所述第1主位线和与所述读出对象存储单元所属扇区不同的至少一个以上扇区的副位线的选择线；用于连接与所述读出放大器相连的第2主位线和所述参考单元所接的副位线的选择线；用于连接所述第2主位线和与所述读出对象存储单元所属扇区不同的至少一个以上扇区的副位线的选择线。