[发明专利]半导体存储装置

摘要

本发明提供一种半导体存储装置，特别是字线驱动电路，可以抑制由GIDL引起的待机电流。具有：导电型相互不同的第一及第二MOS晶体管(12、18)，其栅极共同地与输入信号(MWLB)连接，源极分别与第一、第二电源(RAI、VKK)连接；和与第一MOS晶体管相同导电型的第三MOS晶体管(16)，连接在第一及第二MOS晶体管的漏极之间，第二及第三MOS晶体管的漏极之间的连接点与字线(WL)连接，在MWLB为HIGH电位、第二晶体管(18)导通时，在第三MOS晶体管(16)的栅极上供给低于MWLB的HIGH电位的电位。在第三MOS晶体管(16)的栅极上，供给HIGH电位低于MWLB的HIGH电位的信号(SEC)、或供给固定的GND电位。

主权项

1.一种驱动电路，其特征在于，具备：根据输入信号对输出进行驱动的多个MOS晶体管；以及相对于上述多个MOS晶体管的其它第一导电型MOS晶体管，以纵向层叠的方式插入的一个第一导电型MOS晶体管，在以纵向层叠方式插入的上述第一导电型MOS晶体管截止时，在其栅极上接受与对上述多个MOS晶体管的上述其他第一导电型MOS晶体管施加的截止时的栅极电位不同的电位。