[发明专利]高存取效率的接口电路及方法有效
| 申请号： | 200710110356.0 | 申请日： | 2007-06-13 |
| 公开（公告）号： | CN101067778A | 公开（公告）日： | 2007-11-07 |
| 发明（设计）人： | 查理斯·雪洛 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | G06F3/06 | 分类号： | G06F3/06;G06F13/16 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 葛宝成 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭露一种高存取效率的接口电路及方法，该接口电路包括多个双向缓冲器及逻辑电路，响应来自一系统元件的一读取请求，被设置成用以确认被请求的数据目前是否位于所述双向缓冲器中及被指定要从所述双向缓冲器写入至一外部存储器，其中该逻辑电路更被设置成用以从所述双向缓冲器供应该数据至该请求系统元件，而无需先将该数据写入该外部存储器，进而提高对存储器的数据存取效率。 | ||
| 搜索关键词： | 存取 效率 接口 电路 方法 | ||
【主权项】：
1.一种高存取效率的接口电路，包括：多个双向缓冲器，每一所述双向缓冲器具有一时钟输入；多个多路复用器电路，其中，所述多路复用器电路被设置成为与所述双向缓冲器之间有一对一的对应关系，使得每一所述多路复用器电路的一输出耦接至该对应双向缓冲器的该时钟输入，每一所述多路复用器电路的一第一输入耦接至一存储器时钟信号，每一所述多路复用器电路的一第二输入耦接至一系统时钟信号；以及缓冲器管理逻辑电路，被设置成用以产生控制信号给所述多路复用器电路，控制信号独立地控制每一所述多路复用器电路以选择该存储器时钟信号或该系统时钟信号输出至每一对应的所述双向缓冲器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710110356.0/，转载请声明来源钻瓜专利网。
