[发明专利]半导体器件及其制造方法无效
| 申请号： | 200710104102.8 | 申请日： | 2003-04-24 |
| 公开（公告）号： | CN101051627A | 公开（公告）日： | 2007-10-10 |
| 发明（设计）人： | 和泉宇俊;斋藤仁;佐次田直也;西乡薰;永井孝一 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | H01L23/00 | 分类号： | H01L23/00;H01L23/485;H01L23/522;H01L21/60;H01L21/768;H01L21/314 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 张龙哺 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在半导体基板上形成半导体元件后，在上述半导体元件的上方形成一个或两个以上的配线层。接着，在最上配线层的上方形成防止水分进入到其下层侧的水分进入防止膜。并且，在上述水分进入防止膜的上方，形成与上述半导体元件连接的焊盘按照这样的方法，可以更可靠地防止水分进入半导体元件中。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，其特征在于，具有：半导体基板；半导体元件，其形成在上述半导体基板上；焊盘，其形成在上述半导体基板的上方，而且与上述半导体元件连接；一个或两个以上的配线层，其形成在上述半导体元件和上述焊盘之间；水分进入防止膜，其形成在最上配线层和上述焊盘之间，而且防止水分进入到该水分进入防止膜的下方，其中，该最上配线层是在一个或两个以上的上述配线层中位于最上方的配线层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710104102.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种注塑方法及其专用注塑设备
- 下一篇：一种分体式单向螺栓紧固件
