[发明专利]一种数据缓存方法、垂直缩放电路及终端有效

专利信息
申请号: 200710073924.4 申请日: 2007-04-03
公开(公告)号: CN101035187A 公开(公告)日: 2007-09-12
发明(设计)人: 肖潇;季渊 申请(专利权)人: 华为技术有限公司
主分类号: H04N1/387 分类号: H04N1/387;H04N1/393
代理公司: 暂无信息 代理人: 暂无信息
地址: 518129广东省*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种数据缓存方法,其中缓存模块中存储有第N行数据,该方法包括:将第N+1行数据中的一个基本数据单元组写入缓存模块;所述写操作完成后,从缓存模块中输出第N+1行数据中最近被写入缓存模块的一个基本数据单元组,以及第N行数据中与该最近被写入缓存模块的基本数据单元组相对应的基本数据单元组;所述输出操作完成后,将第N+1行数据中的下一个基本数据单元组写入第N行数据中已被输出的基本数据单元组所占用空间;依此重复输出操作和写操作,直至将第N+1行数据中的全部基本数据单元写入缓存模块中。本发明有效节省了存储资源,并提高了存储资源的利用率,此外本发明提供了一种垂直缩放电路及终端。
搜索关键词: 一种 数据 缓存 方法 垂直 缩放 电路 终端
【主权项】:
1、一种数据缓存方法,其特征在于,缓存模块中存储有第N行数据,该方法包括:a、将第N+1行数据中的一个基本数据单元组写入缓存模块,所述基本数据单元组中至少包含一个基本数据单元,其中N为大于等于1的正整数;b、所述写操作完成后,从缓存模块中读出第N+1行数据中最近被写入缓存模块的一个基本数据单元组,以及第N行数据中与该最近被写入缓存模块的基本数据单元组相对应的基本数据单元组;c、所述输出操作完成后,将第N+1行数据中的下一个基本数据单元组写入第N行数据中已被输出的基本数据单元组所占用空间;d、继续执行步骤b、c,直至将第N+1行数据中的全部基本数据单元写入缓存模块中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710073924.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top