[发明专利]一种基于FPGA的模糊前馈解耦控制器

摘要

本发明涉及一种基于FPGA的模糊前馈解耦控制器。其技术方案是：多个解耦控制器之间相互连接，每个解耦控制器分别与对应的A/D转换模块、D/A转换模块连接，每个解耦控制器分别与时钟、上位机模块、键盘、LED显示器、复位按键连接。每个解耦控制器由时钟分频模块、A/D转换控制模块、误差计算模块、地址译码模块、模糊解耦模块、参数输入模块、参数显示模块、参数整定模块、数值转换模块、PID算法模块、串口通信模块、滤波模块和D/A控制模块组成，上述模块由硬件描述语言VHDL编程生成。本发明采用多路解耦控制器进行解耦，将多个解耦控制器集成在一块FPGA芯片中，故系统体积小、重量轻、功耗低、处理速度快。

主权项

1.一种基于FPGA的模糊前馈解耦控制器，其特征在于将多个解耦控制器之间相互连接，每个解耦控制器分别与对应的A/D转换模块、D/A转换模块连接，每个解耦控制器分别与时钟、上位机模块、键盘、LED显示器、复位按键连接；每个解耦控制器由时钟分频模块、A/D转换控制模块、误差计算模块、地址译码模块、模糊解耦模块、参数输入模块、参数显示模块、参数整定模块、数值转换模块、PID算法模块、串口通信模块、滤波模块和D/A控制模块组成，上述模块是用硬件描述语言VHDL编程生成，各模块之间的连接关系是：时钟分频模块分别与A/D转换控制模、误差计算模块、模糊解耦模块、参数输入模块、参数整定模块、PID算法模块、串口通信模块和D/A控制模块相连；A/D转换控制模块分别与时钟分频模块、误差计算模块、滤波模块和A/D转换模块相连；误差计算模块分别与A/D转换控制模块、时钟分频模块、串口通信模块、数值转换模块和地址译码模块相连，误差计算模块还分别与和本解耦控制器相连接的另两个解耦控制器中的地址译码模块相连；地址译码模块分别与本解耦控制器中的误差计算模块和模糊解耦模块相连，地址译码模块还分别与和本解耦控制器相连接的另两个解耦控制器中的误差计算模块相连；模糊解耦模块分别与时钟分频模块、地址译码模块和参数整定模块相连；参数输入模块分别与参数整定模块、参数显示模块、时钟分频模块、滤波模块和键盘相连；参数显示模块分别与参数输入模块和LED显示器相连；参数整定模块分别与时钟分频模块、参数输入模块、模糊解耦模块、PID算法模块和滤波模块相连；数值转换模块分别与误差计算模块和PID算法模块相连；PID算法模块分别与时钟分频模块、参数整定模块、数值转换模块和D/A控制模块相连；串口通信模块分别与时钟分频模块、误差计算模块和上位机模块相连；滤波模块分别与参数输入模块、参数整定模块、A/D转换控制模块、D/A控制模块和复位按键相连；D/A控制模块分别与时钟分频模块、PID算法模块、滤波模块和D/A转换模块相连。