[发明专利]三电平非易失性半导体存储器件和相关操作方法有效
| 申请号： | 200710007943.7 | 申请日： | 2007-02-01 |
| 公开（公告）号： | CN101013598A | 公开（公告）日： | 2007-08-08 |
| 发明（设计）人： | 牟炫宣;金镐正 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C16/04 | 分类号： | G11C16/04;G11C16/08 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 吕晓章;李晓舒 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非易失性半导体存储器件，包括3电平非易失性存储单元的存储器阵列。所述存储器阵列包括分别连接到第一偶位线和第一奇位线的存储单元的第一偶串和奇串，和分别连接到第二偶位线和第二奇位线的存储单元的第二偶串和奇串。第一偶位线和第一奇位线在数据编程和读取操作期间选择性地连接到第一公共位线，并且第二偶位线和第二奇位线在数据编程和读取操作期间选择性地连接到第二公共位线。该器件使用对应于3电平非易失性存储单元的3个阈值电压分布的数据的3个位来编程和读取存储单元对中的数据。 | ||
| 搜索关键词： | 电平 非易失性 半导体 存储 器件 相关 操作方法 | ||
【主权项】：
1、一种非易失性半导体存储器件，包括：存储器阵列，包括分别连接到第一偶位线和第一奇位线的非易失性存储单元的第一偶串和奇串、分别连接到第二偶位线和第二奇位线的非易失性存储单元的第二偶串和奇串，其中，第一偶位线和第一奇位线在编程和读取操作期间选择性地连接到第一公共位线，并且其中，第二偶位线和第二奇位线在编程和读取操作期间选择性地连接到第二公共位线；页缓冲器，通过第一和第二公共位线而耦合到存储器阵列，并且被配置为驱动第一和第二公共位线，以将第一到第三位映射到形成对的第一和第二存储单元的阈值电压分布的电平；以及行译码器，被配置为控制存储器阵列的所选择的存储单元的字线；其中，形成对的第一和第二存储单元连接到相同字线，并且分别被布置在第一和第二偶串中，或分别布置在第一和第二奇串中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710007943.7/，转载请声明来源钻瓜专利网。
- 上一篇：蓝色激光系统
- 下一篇：一种把手机用户之间的短信作为媒体资源进行开发的方法
