[发明专利]薄膜晶体管的双栅极布局结构

摘要

一种用以抑制漏电流的液晶显示器的像素多栅极薄膜晶体管布局结构，至少包含一呈蛇形或是L形的多晶硅层，其包含有一n+重掺杂源极区、一第一n－轻掺杂区、一第一栅极沟道、一第二n－轻掺杂区、一第二栅极沟道、一第三n－轻掺杂区、及一n+重掺杂漏极区形成于其中，此外，源极区藉由一接触窗连接至一资料线，而且第一栅极沟道与第二栅极沟道的长度方向至少其一是沿着资料线方向，在多晶硅层的上方依序沉积一栅极氧化层与多栅栅极，其中的多栅栅极与多晶硅层有二个交会点分别在第一栅极沟道与第二栅极沟道的上方。因此，本发明的晶体管布局结构可以使沿扫描线方向的部分栅极沟道负担转移至沿资料线方向，而使沿扫描线方向可以容纳更多像素，而提高分辨率。

主权项

1、一种液晶显示器的像素多栅极薄膜晶体管，其特征是，所述薄膜晶体管包含：一导电型杂质重掺杂源极区、一第一导电杂质掺杂区、一第一栅极沟道、一第二导电杂质掺杂区、一第二栅极沟道、一第三导电杂质掺杂区、及一导电型杂质重掺杂漏极区依序排列于一多晶硅层内，该导电杂质重掺杂源极区藉由一源极接触窗而连接于一资料线，该多晶硅层形成于一基板上且呈一L形，并且该第一栅极沟道与该第二栅极沟道的长度方向至少一者是沿着资料线方向；一栅极氧化层覆盖上述的多晶硅层；以及一多栅栅极形成于该栅极氧化层上，并且至少与该多晶硅层交会于该第一栅极沟道及该第二栅极沟道上方；其中，该第二导电杂质掺杂区，还包含一导电杂质重掺杂区于其中，以降低该二栅极沟道之间的阻值。