[发明专利]半导体器件及其制造方法有效
| 申请号： | 200680055979.6 | 申请日： | 2006-09-29 |
| 公开（公告）号： | CN101523609A | 公开（公告）日： | 2009-09-02 |
| 发明（设计）人： | 岛昌司 | 申请（专利权）人： | 富士通微电子株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L21/8238;H01L27/092;H01L29/423;H01L29/49 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 浦柏明;徐 恕 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在p型MOS晶体管(10)中，通过规定的湿法蚀刻除去栅电极(13)的一部份，使栅电极(13)的上部形成为比侧壁绝缘膜(14)的上部低的结构。通过该结构，即使形成有本来会带来p型MOS晶体管的特性恶化的拉抻应力(TESL)膜，从该TESL膜(16)向栅电极(13)和侧壁绝缘膜(14)施加的应力也会如图中虚线箭头所示那样被分散，其结果，在沟道区域施加压缩应力(compressive stress：压缩应力)，导入压缩变形。这样，在p型MOS晶体管(10)中，即使形成了TESL膜(16)，实际上也能够对沟道区域赋予用于提高p型MOS晶体管(10)的特性的变形，实现提高该p型MOS晶体管(10)的特性。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1. 一种半导体器件，在半导体区域具有p沟道型晶体管，该半导体器件的特征在于，上述p沟道型晶体管包括：第一栅电极，其形成在上述半导体区域的上方，第一侧壁绝缘膜，其形成在上述第一栅电极的两侧面，一对p型杂质扩散区域，形成在上述第一栅电极的两侧，拉抻应力绝缘膜，其至少覆盖上述第一栅电极和上述第一侧壁；上述第一栅电极的上部比上述第一侧壁绝缘膜的上部低。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通微电子株式会社，未经富士通微电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680055979.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
