[发明专利]延迟锁相回路电路有效

专利信息
申请号: 200610159334.9 申请日: 2006-09-27
公开(公告)号: CN1941173A 公开(公告)日: 2007-04-04
发明(设计)人: 许晃 申请(专利权)人: 海力士半导体有限公司
主分类号: G11C7/22 分类号: G11C7/22;G11C11/406;G11C11/4076
代理公司: 北京市柳沈律师事务所 代理人: 黄小临;王志森
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种用于同步动态随机存取存储器(SDRAM)的延迟锁相回路(DLL)电路。若锁定状态由于指示包括于DRAM中的延迟复制模型化单元的延迟突然变化的外部变化(诸如tCK或电源电压的变化)而被破坏,则可通过在该DLL电路中由监测该状态的电路产生内部重设信号并接着使用粗延迟值来实施相位更新,而在某一时间(例如,200tCK)内恢复该锁定状态。
搜索关键词: 延迟 回路 电路
【主权项】:
1.一种以同步于外部时钟方式操作的同步存储器装置,其包含:延迟锁相回路,其用于执行相位更新以产生锁定状态的延迟锁相回路时钟,并在该锁定状态下以较小延迟量来实施该相位更新;及控制单元,其用于在该锁定状态被外部变化破坏时重设该延迟锁相回路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610159334.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top