[发明专利]非易失性存储器及其写入方法、以及半导体装置有效
| 申请号： | 200610156259.0 | 申请日： | 2006-12-28 |
| 公开（公告）号： | CN1992084A | 公开（公告）日： | 2007-07-04 |
| 发明（设计）人： | 加藤清 | 申请（专利权）人： | 株式会社半导体能源研究所 |
| 主分类号： | G11C17/00 | 分类号： | G11C17/00;G11C29/24 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 浦柏明;刘宗杰 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 由于一次写入存储器只能够进行一次写入，所以，不可通过实际的写入检查检出坏位。因此，不可如上所述那样采取设置冗余电路以在修复坏位之后才出货的措施，因而，难以提供缺陷较少的存储器。本发明的目的在于提供一种缺陷概率大幅度降低的一次写入存储器。本发明的可只进行一次写入的非易失性存储器，包括：冗余存储单元；对所述冗余存储单元分配地址的第一电路；输出判定信号的第二电路，该判定信号表示是否正常地进行了写入；所述判定信号被输入并控制所述第一电路及所述第二电路的时序的第三电路。 | ||
| 搜索关键词： | 非易失性存储器 及其 写入 方法 以及 半导体 装置 | ||
【主权项】：
1.一种非易失性存储器，包括：存储单元阵列，包括多个第一存储单元以及至少一个第二存储单元；第一电路，对所述第二存储单元分配地址；第二电路，输出表示是否正常地将数据写入到所述多个第一存储单元的判定信号；以及第三电路，输入所述判定信号，控制所述第一电路及所述第二电路；其中，所述多个第一存储单元和所述第二存储单元能够被写入一次。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所，未经株式会社半导体能源研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610156259.0/，转载请声明来源钻瓜专利网。
