[发明专利]产生n比特输出指针的电路装置、半导体存储器及方法无效
| 申请号： | 200610143504.4 | 申请日： | 2006-11-08 |
| 公开（公告）号： | CN1975921A | 公开（公告）日： | 2007-06-06 |
| 发明（设计）人： | S·迪特里克 | 申请（专利权）人： | 奇梦达股份公司 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22;G11C8/10 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 刘春元;王勇 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于一半导体存储器中的具有可调整读取延迟的FIFO基础读取延迟计数器的电路装置，其具有至少一m比特接口；所述电路装置还具有至少一m比特二进制计数器，其于输出处提供一个具有个别电流计数器读取的m比特计数器读取信号；所述电路装置还具有一译码器装置，并具有一第一数量n的译码器装置，所述n个译码器装置各比较所述电流计数器读取信号以及与个别的译码器装置相关的一参考值，并各根据比较结果而于输出处提供所述输出指标的一比特；所述电路装置还具有n个输出以提供所述输出指标的n个比特。本发明还涉及一种半导体存储器及方法。 | ||
| 搜索关键词： | 产生 比特 输出 指针 电路 装置 半导体 存储器 方法 | ||
【主权项】：
1.一种用于产生n比特输出指针(OUTP)的电路装置(20)，特别是用于一半导体存储器(40)中的一种具有可调整读取延迟的FIFO基础读取延迟计数器(43)的电路装置，所述电路装置具有至少一m比特接口(27)，用于引入个别的m比特参考信号(REF)，所述m比特参考信号(REF)具有个别的信息项目，所述信息项目是与欲使用所述输出指标(OUTP)调整的读取延迟有关，具有至少一m比特二进制计数器(23)，其于输出处提供一m比特计数器读取信号(NT)，所述m比特计数器读取信号(NT)具有一个别的电流计数器读取；具有一译码器装置(24)，所述译码器装置(24)是连接在所述二进制计数器(23)的下游，并具有一第一数量n的译码器装置(24-0至24-15)，所述译码器装置各比较所述电流计数器读取信号(CNT)以及与个别的译码器装置(24-0至24-15)相关的一参考值，且各根据比较结果而于输出处提供所述输出指标(OUTP)的一比特(OUTP0-OUTP15)，具有n个输出(22)，用于提供所述输出指标(OUTP)的n个比特。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于奇梦达股份公司，未经奇梦达股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610143504.4/，转载请声明来源钻瓜专利网。
