[发明专利]半导体存储器件及其制造方法有效
| 申请号： | 200610142029.9 | 申请日： | 2006-09-30 |
| 公开（公告）号： | CN1941356A | 公开（公告）日： | 2007-04-04 |
| 发明（设计）人： | T·米勒;S·帕拉斯坎多拉;D·奥利希斯;S·里德尔;R·克内夫勒;D·卡斯帕里 | 申请（专利权）人： | 奇梦达股份公司 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L27/115;H01L21/768;H01L21/8247 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 张雪梅;梁永 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在存储单元阵列中，通过利用牺牲硬掩模层注入掺杂剂制作位线，所述硬掩模层稍后由多晶硅形成的栅电极取代。横跨位线行进的存储单元阵列条状区域被待要由位线接触占据的阻挡层限制。在这些区域内，硬掩模被用来形成与注入埋置位线自对准的接触孔。在这些阻挡区域之间，垂直于位线布置字线。 | ||
| 搜索关键词： | 半导体 存储 器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体存储器件，包含：具有主表面的衬底；多个位线，在所述衬底中所述表面处形成为平行掺杂条；多个字线，在所述位线上排列成组且横跨所述位线彼此平行行进；硬掩模的多个部分，沿横跨所述位线并在所述字线组之间定位的所述主表面的条状区域排列；以及所述部分之间的多个接触孔，所述接触孔排列在所述位线上方。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于奇梦达股份公司，未经奇梦达股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610142029.9/，转载请声明来源钻瓜专利网。
- 上一篇：图案转印法
- 下一篇：使用病毒和喜树碱进行的癌症治疗
