[发明专利]用于非易失性存储设备的冗余选择器电路有效
| 申请号： | 200610108021.0 | 申请日： | 2006-07-24 |
| 公开（公告）号： | CN1901093A | 公开（公告）日： | 2007-01-24 |
| 发明（设计）人： | 李裕相;黄相元 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C29/24 | 分类号： | G11C29/24;G11C29/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 王志森;黄小临 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用在非易失性存储设备中的冗余选择器电路，该冗余选择器电路包括：ROM单元阵列，其中存储了有缺陷的地址，其包括以行和列的矩阵布置的多个ROM单元；ROM控制器，用于在加电时依次选择ROM单元阵列的行；读出放大器块，用于从根据ROM控制器的控制依次选择的相应行的ROM单元中读出和放大数据位；锁存块，用于通过开关电路接收由读出放大器块所读出的数据位，并且锁存所输入的数据位作为有缺陷的地址；以及比较器块，用于检测在正常操作中输入的地址是否与存储在锁存块中的一个有缺陷的地址匹配。随着依次选择了行，通过串行传送方式将ROM单元阵列的有缺陷地址经读出放大器块传送至锁存块。 | ||
| 搜索关键词： | 用于 非易失性 存储 设备 冗余 选择器 电路 | ||
【主权项】：
1.一种用在快闪存储设备中的冗余选择器电路，该冗余选择器电路包括：ROM单元阵列，其包括以行和列的矩阵布置的多个ROM单元，用于存储该快闪存储设备中的有缺陷的地址；ROM控制器，用于在加电时依次选择ROM单元阵列的行；读出放大器块，用于从ROM控制器所选择的ROM单元中读出数据位，其中所述数据位表示该快闪存储设备的一个或多个有缺陷的地址；锁存块，用于通过开关电路串行地接收由读出放大器块所读出的有缺陷的地址数据位，并且随后锁存串行输入的有缺陷的地址数据位；以及比较器块，用于检测在快闪存储设备的正常操作中输入的地址是否与存储在锁存块中的一个或多个有缺陷的地址中的一个相匹配。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610108021.0/，转载请声明来源钻瓜专利网。
