[发明专利]非易失性半导体存储器、半导体器件和非易失性半导体存储器的制造方法有效

专利信息
申请号: 200610101497.1 申请日: 2006-07-04
公开(公告)号: CN1905213A 公开(公告)日: 2007-01-31
发明(设计)人: 三谷祐一郎;松下大介;大场龙二;上冈功;小泽良夫 申请(专利权)人: 株式会社东芝
主分类号: H01L29/788 分类号: H01L29/788;H01L29/51;H01L27/115;H01L21/336;H01L21/28;H01L21/314;H01L21/8247
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 王永刚
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种非易失性半导体存储器,能够将隧道绝缘膜作成难以生成缺陷的高品质的绝缘膜,而且可谋求漏电流的减少、元件特性和可靠性的提高。本发明的非易失性半导体存储器具备:在第1导电类型的半导体衬底(11)的主面上有选择地形成的隧道绝缘膜(13);在该隧道绝缘膜(13)上形成的浮栅电极(14);在浮栅电极(14)上形成的多晶硅间绝缘膜(15);在多晶硅间绝缘膜(15)上形成的控制栅电极(16);以及在衬底(11)的主面上形成的第2导电类型的源/漏区(12),隧道绝缘膜(13)是用氧化硅膜(13b、13c)夹着氮化硅膜(13a)的3层结构,氮化硅膜(13a)是在面内方向上连续的膜,具有三配位的氮结合,而且,氮的第二接近原子的至少1个是氮。
搜索关键词: 非易失性 半导体 存储器 半导体器件 制造 方法
【主权项】:
1.一种非易失性半导体存储器,具备:在第1导电类型的半导体衬底的主面上有选择地形成的第1栅绝缘膜;在该第1栅绝缘膜上形成的浮栅电极;在上述浮栅电极上形成的第2栅绝缘膜;在该第2栅绝缘膜上形成的控制栅电极;以及在上述衬底的主面上形成的第2导电类型的源/漏区,其特征在于:上述第1栅绝缘膜是用至少含有硅和氧的第2、第3绝缘膜夹着至少含有硅和氮的第1绝缘膜的3层结构,上述第1绝缘膜是在面内方向上连续的膜,具有三配位的氮结合,而且,氮的第二接近原子的至少1个是氮。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610101497.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top