[发明专利]移位寄存器电路与改善稳定的方法及栅极线驱动电路

摘要

一种在非晶硅栅极驱动器中的移位寄存器，包括一个上拉晶体管以及两个下拉模块。当时钟信号以及上拉晶体管的栅极皆为高时，上拉晶体管产生正极性脉冲。上拉晶体管的栅极被下拉模块中两个下拉晶体管下拉至一负极性电压电平Vss。每一下拉模块亦具有另一下拉晶体管，以在产生输出脉冲后，维持输出端在Vss。所述两个下拉模块以合作的方式，使得每一下拉晶体管约50％的时间处于导通的状态。当Vss’的负向偏量多于Vss的负向偏量时，下拉晶体管的栅极，约50％的时间维持在一正极性电压电平，以及约50％的时间维持在Vss’。

主权项

1.一种移位寄存器电路，用以接收来自一第一电压源(Vss)的一第一负极性电压电平、来自一第二电压源(Vss’)的一第二负极性电压电平、以及一第一时钟信号，其中所述第二负极性电压电平的负向偏量多于所述第一负极性电压电平的负向偏量，所述移位寄存器电路包括：一输入端(In)，用以接收一输入脉冲；一输出端(Out)，用以提供一输出脉冲；一上拉部分(Q2)，具有：一输入端(D)，用以接收所述第一时钟信号，一控制端(G)，用以接收所述输入脉冲，以及一输出端(S)，提供所述输出脉冲，用以响应所述输入脉冲以及所述第一时钟信号；一第一下拉模块，包括：一第一脉冲源(Q4以及Q5)，用以接收所述第一时钟信号、与所述第一时钟信号互补的一第二时钟信号、以及所述第二负极性电压电平，一第一输出下拉部分(Q3)，耦接至所述第一脉冲源以及所述第一电压源，以及一第一控制端下拉部分(Q6)，耦接至所述第一脉冲源以及所述第一电压源；以及一第二下拉模块，包括：一第二脉冲源(Q12以及Q13)，用以接收所述第一时钟信号、所述第二时钟信号、以及所述第二负极性电压电平，一第二输出下拉部分(Q9)，耦接至所述第二脉冲源以及所述第一电压源，其中所述第一输出下拉部分以及所述第二输出下拉部分以合作的方式，使得所述上拉部分输出端的一电压电平，在一输出下拉期间，交替地被下拉至所述第一负极性电压电平，以及一第二控制端下拉部分(Q10)，耦接至所述第二脉冲源以及所述第一电压源，其中所述第一控制端下拉部分以及所述第二控制端下拉部分以合作的方式，使得所述上拉部分控制端的一电压电平，在一控制端下拉期间，交替地被下拉至所述第一负极性电压电平。