[发明专利]半导体存储器件及其制造方法和信息改写方法无效

专利信息
申请号: 200610077375.3 申请日: 2006-04-29
公开(公告)号: CN1921123A 公开(公告)日: 2007-02-28
发明(设计)人: 小野隆;藤井成久;汤田崇;大贯健司 申请(专利权)人: 冲电气工业株式会社
主分类号: H01L27/115 分类号: H01L27/115;H01L29/792;H01L21/8247;H01L21/336
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 岳耀锋
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供一种半导体存储器件及其制造方法和信息改写方法,可以增大向ONO膜进行写入前和进行写入后的读出电流的差。该半导体存储器件包括第1扩散区、栅绝缘膜、栅电极、第1多层膜和第3扩散区。第1扩散区在半导体衬底中形成。栅绝缘膜在从第1扩散区分离的位置处,在半导体衬底上形成。栅电极在栅绝缘膜上形成。第1多层膜在第1扩散区和栅绝缘膜之间,在半导体衬底上形成。第3扩散区在半导体衬底中在第1多层膜的附近形成。第3扩散区的杂质浓度比第1扩散区低。在第1多层膜中,正电荷(空穴)作为主体被蓄积后,负电荷(电子)作为主体被蓄积而进行写入。负电荷与正电荷极性相反。
搜索关键词: 半导体 存储 器件 及其 制造 方法 信息 改写
【主权项】:
1.一种半导体存储器件,包括:在半导体衬底中形成的第1扩散区;在从上述第1扩散区分离的位置处,在上述半导体衬底上形成的栅绝缘膜;在上述栅绝缘膜上形成的栅电极;在上述第1扩散区和上述栅绝缘膜之间,在上述半导体衬底上形成的第1多层膜;以及在上述半导体衬底中在上述第1多层膜的附近形成的、杂质浓度比上述第1扩散区低的第3扩散区,且在上述第1多层膜中,第1电荷作为主体被蓄积后,与第1电荷极性相反的第2电荷作为主体被蓄积而进行写入。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于冲电气工业株式会社,未经冲电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610077375.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top