[发明专利]用于数据位反相的电路单元

摘要

一种电路单元(1)，用于从存储器模块读出的数据脉冲串的数据位反相，具有：缓冲器(4)，用于缓冲由多个(m)数据字(DW_i)构成的数据脉冲串(DB)，每个数据字(DW_i)都包括特定数目(n)的数据位；译码器单元(5)，其由多个(m)并行连接的译码器(5－i)构成，m个译码器(5－i)中的每一个分别以按位的方式比较缓冲数据脉冲串(DB)的相关现有的数据字(DW_i－1)与缓冲数据脉冲串(DB)的相邻数据字(DW_i)，其形成基准数据字，并且当两个相邻数据字的不同数据位的数目多于数据字(DW_i)内的数据位数目(n)时产生反相标记(DBI_i)；校正单元(23)，其作为由所有余下的译码器产生的反相标记的功能来校正由译码器(5－i)产生的每个反相标记(DBI_i)，以便产生译码器(5－i)的校正反相标记(DBI_CORi)；以及具有反相单元(24)，其由多个(m)反相器(24－i)构成，其作为译码器(5－i)的校正的反相标记(DBI_CORR)的功能从而分别以反相或非反相的方式输出相关译码器(5－i)的现有数据字(DW_i)。

主权项

1.一种电路单元(1)，用于从存储器模块读出的数据脉冲串的数据位反相，具有：(a)缓冲器(4)，用于缓冲由多个(m)数据字(DWi)构成的数据脉冲串(DB)，每个数据字(DWi)都包括特定数目(n)的数据位；(b)译码器单元(5)，其由多个(m)并行连接的译码器(5-i)构成，m个译码器(5-i)中的每一个都分别以按位的方式比较缓冲数据脉冲串(DB)的相关现有的数据字(DWi-1)与缓冲数据脉冲串(DB)的相邻数据字(DWi)，其形成基准数据字，并且当两个相邻数据字的不同数据位的数目多于数据字(DWi)内的数据位数目(n)的一半时产生反相标记(DBIi)；(c)校正单元(23)，其作为由所有余下的译码器产生的反相标记的功能来校正由译码器(5-i)产生的每个反相标记(DBIi)，以便产生译码器(5-i)的校正的反相标记(DBICORi)；以及具有(d)反相单元(24)，其由多个(m)反相器(24-i)构成，其作为译码器(5-i)的校正的反相标记(DBICORR)的功能从而分别以反相或非反相的方式输出相关译码器(5-i)的现有数据字(DWi)。