[发明专利]半导体大规模集成电路及半导体大规模集成电路制造方法

摘要

本申请公开了一种半导体大规模集成电路及半导体大规模集成电路制造方法。根据不分明，可以在小面积中形成基本逻辑门，并提供高度集成的微观结构。在nMOSFET和pMOSFET中，彼此相对地形成栅极电极，并隔着栅极绝缘层把半导体区夹在中间。nMOSFET和pMOSFET的各漏极区彼此连接。高电位加到pMOSFET的源极区，同时在高和低电位之间的中间电位加到nMOSFET的源极区。从而形成了与非门。在高和低电位之间的中间电位加到pMOSFET的源极区。低电位加到nMOSFET的源极区。从而形成了或非门。

主权项

1.一种半导体大规模集成电路，包括：第一半导体区；在第一半导体区一侧上的第一栅极绝缘层；在第一栅极绝缘层上的第一栅极电极；把第一半导体区夹在中间的第一源极区和共用漏极区；在第一半导体区另一侧上的第二栅极绝缘层；在第二栅极绝缘层上的第二栅极电极；靠近共用漏极区的第二半导体区；在第二半导体区一侧上的第三栅极绝缘层；在第三栅极绝缘层上的第三栅极电极；靠近第二半导体区和共用漏极区的第二源极区；在第二半导体区另一侧上的第四栅极绝缘层；以及在第四栅极绝缘层上的第四栅极电极；其中第一半导体区、第一栅极绝缘层、第一栅极电极、第一源极区和共用漏极区构成第一晶体管；第一半导体区、第二栅极绝缘层、第二栅极电极、第一源极区和共用漏极区构成第二晶体管；第二半导体区、第三栅极绝缘层、第三栅极电极、第二源极区和共用漏极区构成第三晶体管；第二半导体区、第四栅极绝缘层、第四栅极电极、第二源极区和共用漏极区构成第四晶体管。