[发明专利]多核并行先进先出队列处理系统及方法

摘要

多核并行先进先出队列处理系统及方法，涉及一种多核处理器系统对共享资源的访问技术。克服现有技术中软件加锁来实现多核处理器操作队列性能较低的缺点，提高多核处理器并行操作队列时的效率。通过自动排号装置多个核实现对同一队列的入队、出队操作，每个核读取自动排号装置中入队序号寄存器中的值确定数组位置，判断当前入队序号与出队序号的相关性，若符合相关性对队列数组实现入队操作，同时自动排号装置实现将当前入队序号寄存器中的值加1个计数单位；若不符合相关性，则返回告警信号给当前核。由于实现了多个核对同一队列的入队、出队操作完全不需要互斥，因此对多核处理系统性能有较大提升。对硬件要求较低，结构简单，对硬件资源占用少。

主权项

1、多核并行先进先出队列处理系统，其特征在于，多个核通过CPU接口总线与自动排号装置相连；所述自动排号装置包括：读地址产生模块、写地址产生模块、队列序号存储器、读回数据产生模块、加1模块；读地址产生模块，CPU接口总线通过读地址产生模块与队列序号存储器的读地址相连，用于每个核读队列序号存储器时，根据该核送出的地址，产生入队序号寄存器地址和出队序号寄存器地址，送到队列序号存储器的读地址；写地址产生模块，CPU接口总线通过写地址产生模块与队列序号存储器的读地址相连，用于将每个核送出的地址锁存到队列序号存储器的写地址；队列序号存储器，包括有入队序号寄存器、出队序号寄存器，所述队列序号存储器用于读出读地址中要操作的当前队列的入队序号和出队序号送到读回数据产生模块锁存；将写地址中的入队序号和出队序号送到读回数据产生模块锁存；入队序号寄存器、出队序号寄存器分别存储当前队列的入队序号、出队序号；读回数据产生模块，分别与队列序号存储器、CPU接口总线、加1模块相连，用于对队列序号存储器送出的入队序号和出队序号进行锁存；并判断入队序号与出队序号的相关性，若符合相关性，从队列序号存储器的写地址中选择需要输出的序号送加1模块，读回数据产生模块返回要输出的序号；若不符合相关性，读回数据产生模块返回告警信号到CPU接口总线；加1模块，连接于读回数据产生模块和队列序号存储器之间，用于接收读回数据产生模块发送的序号，并加上1个地址计数单位后送到队列序号存储器；所述入队序号与出队序号的相关性为：当入队时入队地址加1后不等于出队地址；当出队时出队地址不等于入队地址。