[发明专利]时钟选择电路及合成器有效
| 申请号： | 200580049377.5 | 申请日： | 2005-03-31 |
| 公开（公告）号： | CN101156317A | 公开（公告）日： | 2008-04-02 |
| 发明（设计）人： | 丸谷正纯 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18;H03L7/10 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 黄纶伟 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种时钟选择电路及合成器，其中，该时钟选择电路在短时间内从多个时钟中选择接近基准时钟的频率的时钟。基准时钟计数器(1a)对所输入的基准时钟(REF)进行计数。时钟计数器(1b)对通过选择部(1e)选择并通过分频器(2)分频后的时钟进行计数。指示信号输出部(1c)在对频率最接近的两个时钟进行了计数时，在产生计数差的时间内输出多个比较指示信号。比较部(1d)根据比较指示信号，比较基准时钟计数器(1a)与时钟计数器(1b)的计数值。选择部(1e)根据比较部(1d)的比较结果，通过两个分支搜索选择时钟。 | ||
| 搜索关键词： | 时钟 选择 电路 合成器 | ||
【主权项】：
1.一种时钟选择电路，该时钟选择电路从多个不同频率的时钟中选择出使分频后的频率与基准时钟的频率相同的时钟，该时钟选择电路的特征在于，该时钟选择电路具有：对所述基准时钟进行计数的基准时钟计数器；对所选择并分频的所述时钟进行计数的时钟计数器；指示信号输出部，其在对频率最接近的两个所述时钟进行了计数的情况下，在产生计数差的时间内输出多个比较指示信号；比较部，其根据所述比较指示信号，对所述基准时钟计数器与所述时钟计数器的计数值进行比较；以及选择部，其根据所述比较部的比较结果，通过两个分支搜索来选择所述时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580049377.5/，转载请声明来源钻瓜专利网。
