[发明专利]具有多个时钟域的电路的测试

摘要

被测电路(24)具有扫描链，该扫描链包括具有操作连接到逻辑电路(12)的输入和输出的触发器单元(10a－c)。不同的时钟域各包含由相应的域时钟信号(CLKa，CLKb，CLKc)定时的触发器单元(10a－c)的相应部分。选择一组测试输入码，各具有将要选择性地被启动以便捕获对测试码的响应的域时钟信号的相关组合。该组包含具有以下性能的特定测试码：(a)使用由第一时钟域中定时灵敏触发器单元(10－ac)捕获的响应检测故障，(b)定时灵敏触发器单元(10a－c)接收与来自源触发器单元(10a－c)的数据相关的数据，所述源触发器单元(10a－c)属于不同于第一时钟域的第二时钟域，和(c)与特定测试码相关的选择启动的域时钟信号的组合包括第一和第二域的时钟。这些特定测试码还具有另外的性能：源触发器单元(10a－c)中的数据值与用于特定测试码的源触发器单元(10a－c)捕获的响应值相同。优选地，这组测试码是为由附加逻辑电路(30，40，42)获得的虚拟电路而产生的，所述附加逻辑电路被添加到实际被测电路的设计中。附加逻辑电路(30，40，42)被设计成当源触发器单元(10a－c)的输入和输出信号相同和第二域时钟被启动时，选择性地启动定时灵敏触发器单元(10a－c)的输入信号对于来自源触发器单元(10a－c)的数据的相关性。

主权项

1、一种电路测试系统，用于测试具有若干个逻辑电路(12)和扫描链的被测电路(24)，所述扫描链包括具有操作连接到所述逻辑电路(12)的输入和输出的若干个触发器单元(10a-c)，该被测电路(24)包括多个时钟域，每个时钟域包含由相应的域时钟信号(CLKa，CLKb，CLKc)计时的触发器单元(10a-c)的相应部分，该电路测试系统包括：测试控制器(22)，其设置成将该被测电路(24)切换到测试模式，其中该测试控制器(22)通过该扫描链(10a-c)输送若干个连续的测试输入码，每个测试输入码与若干个域时钟信号的相应组合相关，所述域时钟信号被选择性地启动，以便将所述逻辑电路(12)对测试输入码的响应捕获到该扫描链的触发器单元(10a-c)中，该测试控制器(22)采用来自所述触发器单元(10a-c)之至少一部分的捕获响应来检测该被测电路(24)中的故障；测试码选择器(20)，其设置成选择一组测试输入码和由该测试控制器(22)使用的域时钟信号的相关组合，其中被选组中的特定测试码具有以下特性：-对在第一时钟域中由定时灵敏触发器单元(10-ac)捕获的该特定测试码的响应被用于检测故障，-该定时灵敏触发器单元(10a-c)接收与来自属于不同于该第一时钟域的第二时钟域的触发器单元(10a-c)的数据相关的数据，-与该特定测试码相关的选择启动的域时钟信号的组合包括该第一和第二域的时钟，还具有另外的特性：该源触发器单元(10a-c)中的数据值与对于该特定测试码被该源触发器单元捕获的响应值相同。