[发明专利]半导体存储装置

摘要

半导体存储器10设有存储器控制部13和存储器核心部11。所述存储器控制部13所设有的指令判定电路132根据信息处理装置的控制部所发送的指令，变更半导体存储器10的动作模式。在第1模式中指令译码电路131进行译码处理，而不对从存储器核心部11输出的数据加扰。在第2模式中指令译码电路131不进行译码处理而对从存储器核心部11输出的指令加扰。

主权项

1.一种可在信息处理装置(1)上自由插拔地安装的半导体存储装置(10、10A、10B)，其特征在于，其中设有：存储包含应保护程序的数据、包括地址输入部和数据输出部的存储器核心部(11)；包含被从所述信息处理装置供给包含命令码和地址数据的指令的指令输入端子和用以及将从所述存储器核心部读出的数据供给所述信息处理装置的数据输出端子的输入输出端子部(12)；以及连接于所述存储器核心部与所述输入输出端子部之间的存储器控制部件(13、13A、13B)，所述存储器控制部件包含：经选择性地动作而使得将供给所述指令输入端子的指令译码或者直接输出指令的指令译码部件(131)；经选择性地动作而使得将从所述存储器核心部读出的数据加扰或者直接输出数据的加扰部件(133)；判定从所述信息处理装置供给的指令是指定向第1动作模式转变的第1指令还是指定向第2动作模式转变的第2指令的指令判定部件(132)；以及根据所述指令判定部件之判定为第1指令、选择使所述指令译码部件的指令译码功能成为有效的第1动作模式，并根据所述指令判定部件之判定为第2指令、选择使所述加扰部件的加扰功能成为有效的第2动作模式的动作模式控制部件(134)。