[发明专利]一种实现数据排序的硬件电路及方法

摘要

本发明公开了一种实现数据排序的硬件电路及方法，所述电路主要用于从m个数据中找出n个最大(或最小)的数据，m≥n，并且同时实现对这n个最大(或最小)的值进行大小排序。具体包括：一组寄存器，一组比较器，一组n+1选1的多路选择器，两组2选1的多路选择器，一组极值指针寄存器，一个2选1的多路选择器，一个当前采样(新采样)写指针寄存器，一个地址译码器。所述的方法和装置，采用硬件电路来实现数据的排序，此电路每个时钟可以处理一个数据，如果使用多套排序电路并行工作，排序时间还可以成倍减少，所以本电路的实时处理性强，可以满足对处理时间要求比较高的场合。

主权项

1、一种实现数据排序的硬件电路，其特征在于，包括：一组寄存器(A)，一组比较器(B)，一组n+1选1的多路选择器(C)，一组2选1的多路选择器(D)，一组2选1的多路选择器(E)，一组极值指针寄存器(F)，一个2选1的多路选择器(EN)，一个当前采样(新采样)写指针寄存器(FN)，一个地址译码器(G)；输入数据连接到寄存器组(A)和比较器组(B)，输出为寄存器组(A)和极值指针寄存器组(F)的输出；所述地址译码器(G)的输出连接到寄存器组(A)的输入使能端；寄存器组(A)的输出作为比较器组(B)的输入；比较器组(B)的输出作为多路选择器组(C)的输入，极值指针寄存器组(F)作为多路选择器组(C)的控制端；多路选择器组(C)的输出作为多路选择器组(D)的控制端，新采样写指针寄存器(FN)和极值指针寄存器组(F)作为多路选择器组(D)的输入端；多路选择器组(C)的输出作为多路选择器组(E)的控制端，多路选择器组(D)的输出和极值指针寄存器组(F)作为多路选择器组(E)的输入端；多路选择器组(E)的输出作为极值指针寄存器组(F)的输入端；多路选择器组(C)的输出作为多路选择器(EN)的控制端，新采样写指针寄存器(FN)和极值指针寄存器组(F)作为多路选择器(EN)的输入端；多路选择器(EN)的输出作为新采样写指针寄存器(FN)的输入端，新采样写指针寄存器(FN)作为地址译码器(G)的输入端。