[发明专利]容错计算机系统无效
| 申请号： | 200510131695.8 | 申请日： | 2005-12-16 |
| 公开（公告）号： | CN1790284A | 公开（公告）日： | 2006-06-21 |
| 发明（设计）人： | 阿部晋树 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G06F11/16 | 分类号： | G06F11/16;G06F13/38 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱进桂 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种容错(FT)计算机系统，包括：第一系统；以及第二系统，配置为与所述第一系统同步操作。所述第一和第二系统中的每一个均包括：CPU；和与所述CPU相连的路由控制器。所述第一系统包括作为有效I/O设备的第一I/O设备，以及所述第二系统包括作为待机I/O设备的第二I/O设备。路由控制器控制所述CPU与所述第一I/O设备和所述第二I/O设备之间的路由。当在所述第一I/O设备中发生故障时，所述第一系统中的所述路由控制器将从所述CPU接收到的、以所述第一I/O设备为目的地的请求数据路由到所述第二I/O设备。 | ||
| 搜索关键词： | 容错 计算机系统 | ||
【主权项】：
1、一种容错(FT)计算机系统，包括：第一系统，作为有效系统，包括第一I/O设备；以及第二系统，作为待机系统，包括与所述第一I/O设备相同的第二I/O设备，所述第二系统通过链路部分与所述第一系统相连，并配置为与所述第一系统同步地进行操作，其中所述第一和第二系统中的每一个均包括：CPU；和与所述CPU相连的路由控制器，所述第一系统中的所述路由控制器控制所述第一系统中的所述CPU与所述第一I/O设备和所述第二I/O设备之间的路由，以及当在所述第一I/O设备之一中发生故障时，所述第一系统中的所述路由控制器将从所述第一系统中的所述CPU接收到的、以所述第一I/O设备为目的地的请求数据路由到与所述I/O设备相对应的所述第二I/O设备之一。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510131695.8/，转载请声明来源钻瓜专利网。
- 上一篇：导电银浆用微米级球形银粉的制备方法
- 下一篇：一种轧水烘燥机
