[发明专利]适用于以差分输入电路方式实现硬连线译码器的技术有效
| 申请号： | 200510129408.X | 申请日： | 2005-12-07 |
| 公开（公告）号： | CN1787376A | 公开（公告）日： | 2006-06-14 |
| 发明（设计）人： | B·Y·奈;B·J·昂 | 申请（专利权）人： | 奥特拉股份有限公司 |
| 主分类号： | H03K19/173 | 分类号： | H03K19/173;H03K19/0175 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 沈昭坤 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了用于改进可编程集成电路上的差分输入/输出(IO)电路的信号时序特性的技术。差分缓存器接收加在差分输入引脚上的差分信号。差分缓存器的输出信号被传送至位于可编程逻辑元件的两个相邻行/列中的两个硬IO译码器块。每个IO译码器块具有接收差分缓存器的输出信号的数据输入寄存器。位于两个相邻IO译码器块中的数据输入寄存器支持双倍时钟技术。本发明的IO译码器块具有减小的建立时间、保持时间、以及与软DDIO块相关的采样窗，并对芯片面积的影响最小。 | ||
| 搜索关键词： | 适用于 输入 电路 方式 实现 连线 译码器 技术 | ||
【主权项】：
1.一种可编程逻辑集成电路，具有输入电路，输入电路包括：具有耦合至第一和第二差分输入引脚的输入端的差分输入缓存器；耦合至差分输入缓存器输出端的第一硬线连接的译码器电路，其中第一硬线连接的译码器电路位于可编程逻辑元件的第一行/列中；位于可编程逻辑元件的第二行/列中的第二硬线连接的译码器电路；以及具有耦合至差分输入缓存器的输出的第一输入端且具有耦合至第二硬线连接的译码器电路的输出端的硬线连接解复用器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于奥特拉股份有限公司，未经奥特拉股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510129408.X/，转载请声明来源钻瓜专利网。
