[发明专利]记忆晶胞电容与逻辑元件的整合制造方法及其结构

摘要

本发明是有关于一种记忆晶胞电容与逻辑元件的整合制造方法及其结构。在本方法中，形成第一导电层与第二导电层分别位于半导体基材上的逻辑区与记忆晶胞区中。形成第一光阻层覆盖逻辑区，并暴露邻接在记忆晶胞区中的第二导电层的内金属介电层。蚀刻移除内金属介电层的暴露部分，以形成一开口邻接于第二导电层。形成电容介电层在上述开口的数个内壁上，以建构金属－绝缘－金属(MIM)电容。在本发明的半导体元件中包括：一逻辑元件，位于一基材上；以及一记忆晶胞，位于该基材上，其中该记忆晶胞具有至少一晶体管元件。该半导体元件所具有逻辑元件与记忆晶胞，而可改善传统电容制程中的高深宽比的问题。

主权项

1、一种记忆晶胞电容与逻辑元件的整合制造方法，其特征在于至少包括：提供一半导体基材，其中该半导体基材具有一逻辑区以及一记忆晶胞区；形成一第一导电层以及一第二导电层分别位于该半导体基材上的该逻辑区与该记忆晶胞区中；形成一第一光阻层覆盖在该逻辑区，并暴露该第二导电层以及一内金属介电层的一邻近部分，其中该内金属介电层邻接于该第二导电层；蚀刻移除该内金属介电层暴露出的该邻近部分，以形成一开口邻接于该第二导电层；形成一电容介电层在该开口的复数个内壁上；以及形成一第三导电层在该开口中的该电容介电层上，其中该第三导电层、该电容介电层以及该第二导电层构成一电容。