[发明专利]形成半导体结构的方法以及半导体结构有效
| 申请号: | 200510112744.3 | 申请日: | 2005-10-12 |
| 公开(公告)号: | CN1828842A | 公开(公告)日: | 2006-09-06 |
| 发明(设计)人: | S·M·尚克;J·A·特拉帕索;Y·L·尼诺米亚;J·马林;J·克莱因;D·丹格;B·W·波思;M·D·拉格奎斯特 | 申请(专利权)人: | 国际商业机器公司 |
| 主分类号: | H01L21/3065 | 分类号: | H01L21/3065 |
| 代理公司: | 北京市中咨律师事务所 | 代理人: | 于静;李峥 |
| 地址: | 美国*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种在半导体衬底中蚀刻深沟槽的方法,所述方法包括以下步骤:(a)在所述半导体衬底的顶部上形成硬掩膜层,(b)在所述硬掩膜层中蚀刻硬掩膜开口,以使所述半导体衬底通过所述硬掩膜层开口暴露于空气中,其中所述蚀刻所述硬掩膜开口的步骤包括蚀刻所述硬掩膜开口的底部部分的步骤,以使所述硬掩膜开口的所述底部部分的侧壁基本上垂直,以及(c)通过所述硬掩膜开口在所述衬底中蚀刻深沟槽。 | ||
| 搜索关键词: | 形成 半导体 结构 方法 以及 | ||
【主权项】:
1.一种形成半导体结构的方法,所述方法包括以下步骤:(a)形成第一组多个深沟槽,其中形成所述第一组多个深沟槽的各沟槽包括以下步骤:(i)制备半导体衬底,(ii)在所述半导体衬底的顶部上形成硬掩膜层,(iii)在所述硬掩膜层中蚀刻硬掩膜开口,以使所述半导体衬底通过所述硬掩膜层开口暴露于空气中,其中所述蚀刻所述硬掩膜开口的步骤包括根据第一组蚀刻参数蚀刻所述硬掩膜开口的底部部分的步骤,(iv)通过所述硬掩膜开口在所述衬底中蚀刻深沟槽;以及(b)如果所述第一组多个深沟槽的第一合格率不在目标合格率的预定范围内,形成第二组多个深沟槽,其中除了根据第二组蚀刻参数进行蚀刻所述硬掩膜开口的所述底部部分的步骤,通过利用步骤(a)(i)至(a)(iv)形成所述第二组多个深沟槽的各沟槽,其中根据所述第一组蚀刻参数调整所述第二组蚀刻参数,以使对于所述第二组多个深沟槽的各沟槽,所述硬掩膜开口的所述底部部分的侧壁比与所述第一组多个深沟槽的沟槽相对应的侧壁更垂直。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200510112744.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





