[发明专利]可变群组组合分支目标地址快取传送每一快取列多目标地址

摘要

本发明是揭露一分支预测装置，其具有两个双通道集合组合快取存储器，其中每一双通道集合组合快取存储器是由一指令快取撷取地址的一较低部分所索引。此索引选取四个入口的一群组，每一入口是选自每一快取列的每一通道。每一入口储存一不同的先前被执行分支指令的一单一目标地址。依据程序内分支指令的分布，对某些群组，此四个入口快取在四个不同快取列的每一快取列内的一分支指令的目标地址，以获得四通道群组的组合；对其他群组，此四个入口快取在两个不同快取列的每一快取列内的一分支指令的目标地址以及在一第三不同快取列内的两分支指令的目标地址，以获得三通道群组的组合。

主权项

1.一微处理器内的一装置，该装置预测每一快取列内一可变数量的分支指令的一目标地址，该每一快取列是撷取自一指令快取的一撷取地址，其特征在于，该装置包含：一第一与一第二双通道集合组合快取存储器，每一双通道集合组合快取存储器是具有一索引输入耦合以接收一部分的指令快取撷取地址，其中该索引是选取复数个四入口群组其中之一群组，每一该群组是包含每一该第一与该第二快取存储器的每一通道内的一入口，其中每一该些入口是用以快取一先前被执行分支指令的一目标地址；以及一置换逻辑，是耦接至该第一与该第二快取，用以选取更换该些入口其中之一入口，由此回应一分支指令的决定以使得：(a)该微处理器在操作该复数个群组的一第一子集期间，该四入口快取在四个不同快取列的每一快取列内一分支指令的目标地址，以获得四通道群组的组合；以及(b)该微处理器在操作该复数个群组的一第二子集期间，该四入口快取在两个不同快取列的每一快取列内一分支指令的目标地址以及在一第三不同快取列内两分支指令的目标地址，以获得三通道群组的组合。