[发明专利]多面型闪存以及控制其程序和读取操作的方法无效
| 申请号： | 200510091635.8 | 申请日： | 2005-08-11 |
| 公开（公告）号： | CN1832039A | 公开（公告）日： | 2006-09-13 |
| 发明（设计）人： | 刘炳晟 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06;G11C16/26;G06F12/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 吕晓章;李晓舒 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种闪存装置，其包含：多个面，每个面包括多个内存单元块；多个页面缓冲器，每个页面缓冲器锁存一个将输出至其对应面的输入数据位，或锁存一个将从对应面接收的输出数据位；多个高速缓冲存储器，每个高速缓冲存储器响应多个高速缓存输入控制信号之一而存储输入或输出数据位，且每个高速缓冲存储器响应多个高速缓存输出控制信号之一而将存储的数据位传输至对应的页面缓冲器或外部装置；以及控制逻辑电路，其响应含有多个位的芯片启用信号及指令信号而产生高速缓存输入和输出控制信号。响应含有多个位的芯片启用信号而同时进行对多个面的程序及读取操作，其增加了操作速度及其中所处理的数据吞吐量。 | ||
| 搜索关键词： | 多面 闪存 以及 控制 程序 读取 操作 方法 | ||
【主权项】：
1.一种闪存装置，其包含：多个面，每个面包括多个内存单元块；多个页面缓冲器，每个页面缓冲器对应于所述多个面之一而配置，每个页面缓冲器锁存一个将输出至其对应面的输入数据位，或锁存一个将从对应面接收的输出数据位；多个高速缓冲存储器，每个高速缓冲存储器对应于多个页面缓冲器之一而配置，每个高速缓冲存储器响应多个高速缓存输入控制信号之一而存储该输入数据位或锁存的输出数据位，且每个高速缓冲存储器响应多个高速缓存输出控制信号之一而将存储的数据位传输至对应的页面缓冲器或外部装置；以及控制逻辑电路，其响应含有多个位的芯片启用信号及指令信号而产生高速缓存输入和输出控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510091635.8/，转载请声明来源钻瓜专利网。
