[发明专利]用于同步数字系列/同步光纤网系统的带内前向纠错解码器无效
| 申请号： | 200510084690.4 | 申请日： | 2005-07-18 |
| 公开（公告）号： | CN1901428A | 公开（公告）日： | 2007-01-24 |
| 发明（设计）人： | 王兆明 | 申请（专利权）人： | UT斯达康通讯有限公司 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00;H03M13/03;H04J3/16 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 刘红;王勇 |
| 地址： | 310053浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于SDH/SONET系统的带内FEC解码器，包括：数据交织及控制器；数据时分复用器，用于对从数据交织及控制器输出的数据进行时分复用；BCH解码器，用于查找经时分复用处理的数据中错误比特的位置，并用于输出错误位置指示信号；和纠错电路，用于根据错误位置指示信号进行纠错处理。所述BCH解码器进一步包括差错位置多项式σ(x)生成器，所述σ(x)生成器又包括多项式乘加器和加法器，其中在所述乘加器中完成GF域中两个元素相乘之后与第三个元素相加的运算，并且在所述加法器中实现GF域中模2加法。利用本发明的FEC解码器，能够简化实现带内FEC算法，同时又能获得希望的纠错解码效果。 | ||
| 搜索关键词： | 用于 同步 数字 系列 光纤 系统 带内前 纠错 解码器 | ||
【主权项】：
1.一种用于SDH/SONET系统的带内FEC解码器，包括：数据交织及控制器，用于接收输入数据并对输入数据以行形式进行比特交织；数据时分复用器，用于对从所述数据交织及控制器输出的数据进行时分复用；BCH解码器，用于查找经时分复用处理的数据中错误比特的位置，并用于输出错误位置指示信号；和纠错电路，用于根据所述错误位置指示信号进行纠错处理。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于UT斯达康通讯有限公司，未经UT斯达康通讯有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510084690.4/，转载请声明来源钻瓜专利网。
