[发明专利]半导体器件

摘要

提供一种半导体器件，尤其是制造工序简单且可获得充分的耐压特性的JTE结构。该半导体器件包括：与在SiC衬底(1)上形成的n型漂移层(2)进行肖特基接触的正电极(3)、和在正电极(3)的外周部形成的JTE区(6)。JTE区(6)由在包含漂移层(2)的上部中的正电极(3)的边缘之下的区域上形成的第一p型区(6a)和在其外侧形成且杂质面浓度比第一p型区(6a)低的第二p型区(6b)构成。在距正电极(3)的边缘≥15μm的外侧处设置第二p型区(6b)。第一p型区(6a)的杂质面浓度为1.8×10¹³～4×10¹³cm^－2、第二p型区(6b)杂质面浓度为1×10¹³～2.5×10¹³cm^－2。

主权项

1、一种半导体器件，其特征在于包括：半导体衬底；在上述半导体衬底上形成的n型漂移层；在上述半导体衬底上形成、且与上述n型漂移层进行肖特基接触的电极；以及在上述n型漂移层上部形成、且在包含上述电极的与上述半导体衬底接触部分的边缘之下的区域上设置的p型JTE即结型终端扩展区，上述JTE区包含：与上述边缘连接的第一p型区；和在上述第一p型区外侧形成、且杂质面浓度比该第一p型区低的第二p型区，在距上述边缘≥15μm的外侧设置上述第二p型区；上述第一p型区的杂质面浓度为1.8×1013～4×1013cm-2；上述第二p型区的杂质面浓度为1×1013～2.5×1013cm-2。