[发明专利]存储器测试电路和存储器测试方法无效
| 申请号： | 200510079461.3 | 申请日： | 2005-06-23 |
| 公开（公告）号： | CN1722307A | 公开（公告）日： | 2006-01-18 |
| 发明（设计）人： | 薮田匡史 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C29/00 | 分类号： | G11C29/00;G01R31/28 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 吴丽丽 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供缩短存储器测试时间的存储器测试电路和存储器测试方法。存储器测试电路备有生成期望值数据的存储器测试电路生成器、以可以并行传送来自多个存储器的存储器读出的数据的方式分别连接的捕获寄存器；对每个捕获寄存器比较多个捕获寄存器的输出和期望值数据的比较电路；识别多个比较电路中检测出不一致的比较电路的识别电路；存储来自检测出不一致的存储器的存储器读出数据和识别存储器的存储器识别信息的读出寄存器；和串行地读出检测出不一致的存储器读出数据和存储器识别信息，与检测出不一致的存储器的存取信息对应串行地输出的输出寄存器。 | ||
| 搜索关键词： | 存储器 测试 电路 方法 | ||
【主权项】：
1.一种内建自测试型存储器测试电路，该内建自测试型存储器测试电路将应检测的多个存储器集成在同一基片上，其特征在于：它备有，生成期望值数据的数据生成器；与上述多个存储器中的各个并联连接，可以并行传送来自各存储器的读出数据的多个捕获寄存器；与上述多个捕获寄存器中的各个并联连接，比较各捕获寄存器输出和上述期望值数据的多个比较电路；与上述多个比较电路连接，识别检测出不一致的比较电路的识别电路；与上述多个捕获寄存器和上述识别电路连接，存储来自由上述比较电路检测出不一致的存储器的读出数据和该存储器的存储器识别信息的读出寄存器；和与上述读出寄存器连接，串行地读出上述检测出不一致的存储器的读出数据和上述存储器识别信息，与该存储器的存取信息对应串行地输出的输出寄存器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510079461.3/，转载请声明来源钻瓜专利网。
