[发明专利]薄膜晶体管阵列

摘要

一种薄膜晶体管阵列，包括基板、多个薄膜晶体管、多个像素电极、多条共用配线以及多个辅助电极。这些薄膜晶体管、像素电极及辅助电极分别设置于基板上的像素区域内。薄膜晶体管的漏极与栅极之间具有第一重叠区域，以使得漏极与栅极之间形成栅极－漏极寄生电容，且薄膜晶体管的漏极从通道层上沿一方向延伸至像素电极下方，并通过接触窗电连接至此像素电极。每一辅助电极均位于像素电极下方，并从共用配线上方沿上述之方向延伸至共用配线的一侧，而与共用配线具有第二重叠区域，以使各辅助电极与其所对应之共用配线间形成存储电容。

主权项

1.一种薄膜晶体管阵列，其特征是包括：基板，具有多个像素区域；多个薄膜晶体管，分别设置于各该像素区域内，且各该薄膜晶体管包括栅极、通道层、源极与漏极，其中该通道层设置于该源极、该漏极与该栅极之间，且该漏极与该栅极之间具有第一重叠区域，以使得该漏极与该栅极之间形成栅极-漏极寄生电容(parasitic capacitance)；多个像素电极，分别设置于各该像素区域内，其中各该漏极从对应之该通道层上沿一方向延伸至对应之该像素电极下方，并电连接至该像素电极；多条共用配线，设置于该基板上，且上述这些共用配线的部分区域位于上述这些像素电极下方；以及多个辅助电极，分别设置于各该像素区域内之该像素电极下方，且各该辅助电极从对应之该共用配线上方，沿该方向而延伸至该共用配线的一侧，其中各该辅助电极与对应之该共用配线间具有第二重叠区域，且上述这些辅助电极分别电连接至对应之上述这些像素电极中之一个，以使得各该辅助电极与对应之该共用配线之间形成一存储电容(storagecapacitance)。