[发明专利]半导体器件及其制造方法无效
| 申请号: | 200510069678.6 | 申请日: | 2005-05-08 |
| 公开(公告)号: | CN1694265A | 公开(公告)日: | 2005-11-09 |
| 发明(设计)人: | 相田聪;上月繁雄;柳泽晓;泉泽优;吉冈裕典 | 申请(专利权)人: | 株式会社东芝 |
| 主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
| 代理公司: | 永新专利商标代理有限公司 | 代理人: | 胡建新 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 提供一种半导体器件(功率MISFET),包括:第1导电型的半导体区域;第2导电型的半导体基极区域;柱状区域;设置于所述基极区域上的第1导电型的第一主电极区域;至少连接到所述半导体区域和所述柱状区域的一部分上的第二主电极区域;控制电极;以及连接到控制电极的电极焊盘。所述柱状区域包括第1导电型的第一区域和第2导电型的第二区域,未延长到所述电极焊盘下。此外,还提供一种MISFET的制造方法。根据本发明的功率MISFET,在实现开关的高速化的同时,也不降低MISFET的雪崩抗压。 | ||
| 搜索关键词: | 半导体器件 及其 制造 方法 | ||
【主权项】:
1.一种半导体器件,其特征在于,包括:半导体层,它包括:设置在所述半导体层的第1导电型的半导体区域;设置在所述半导体层的第2导电型的半导体基极区域;设置在所述半导体层,且以预定的连续图形形成分别与所述半导体基极区域电连接的第1导电型的第1半导体柱状区域和第2导电型的第2半导体柱状区域;选择性地设置在所述半导体基极区域中的第1导电型的第1主电极区域;至少连接到所述半导体区域和所述第1半导体柱状区域上的第2主电极区域;控制电极,控制所述第1主电极区域和所述第2主电极区域之间的导通;以及电极焊盘,隔着绝缘层而设置在所述半导体层的电极焊盘形成区域之上,连接到所述控制电极,所述半导体层的所述焊盘形成区域包含了连续图形未形成区域,所述连续图形未形成区域未形成所述柱状区域的所述预定的连续图形。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200510069678.6/,转载请声明来源钻瓜专利网。
- 上一篇:在基材上沉积膜的方法
- 下一篇:钎焊金刚石工具及其制造方法
- 同类专利
- 专利分类





