[发明专利]制备具有W/WN/多晶硅分层薄膜的半导体器件的方法无效
| 申请号： | 200510063890.1 | 申请日： | 2005-04-07 |
| 公开（公告）号： | CN1681093A | 公开（公告）日： | 2005-10-12 |
| 发明（设计）人： | 小藤直行 | 申请（专利权）人： | 尔必达存储器股份有限公司 |
| 主分类号： | H01L21/3065 | 分类号： | H01L21/3065;H01L21/3213;C23F4/00 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 陈平 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种制备半导体器件的方法，该方法包括如下步骤：在SiO2层上顺序沉积多晶硅层、WN层和W层；在W层上形成掩模图案；通过使用在W和WN之间具有高蚀刻选择比的第一蚀刻气体中的等离子体来选择性蚀刻W层，通过使用在WN和Si之间具有高蚀刻选择比的第二蚀刻气体中的等离子体来选择性蚀刻WN层和多晶硅层，和通过使用在Si和二氧化硅之间具有高蚀刻选择比的第三蚀刻气体中的等离子体来选择性蚀刻多晶硅层13。 | ||
| 搜索关键词： | 制备 具有 wn 多晶 分层 薄膜 半导体器件 方法 | ||
【主权项】：
1.一种制备半导体器件的方法，该方法包括如下步骤：在二氧化硅层上顺序沉积硅(Si)层、氮化钨(WN)层和钨(W)层；在所述的W层上形成掩模图案；通过使用具有高W/WN蚀刻选择比的第一蚀刻气体中产生的等离子体和使用作为蚀刻掩模的所述掩模图案，选择性蚀刻所述的W层；通过使用具有高WN/Si蚀刻选择比的第二蚀刻气体中产生的等离子体和使用作为蚀刻掩模的所述掩模图案，选择性蚀刻所述的WN层和所述的Si层；和通过使用具有高Si/SiO2蚀刻选择比的第三蚀刻气体中产生的等离子体和使用作为蚀刻掩模的所述掩模图案，选择性蚀刻所述的Si层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于尔必达存储器股份有限公司，未经尔必达存储器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510063890.1/，转载请声明来源钻瓜专利网。
- 上一篇：毛发化妆品
- 下一篇：使用语音波形并接的语音合成
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
