[发明专利]多端线网插入缓冲器优化时延的标准单元总体布线方法

摘要

多端线网插入缓冲器优化时延的标准单元总体布线方法属于IC CAD技术领域，其特征在于：在统计时延前先优化布线拥挤；在优化电路时延时先用公知的基于关键网络技术优化时延的标准单元总体布线方法为电路构造关键网络，再用最小割方法找出对时延优化明显而拥挤劣化又小的一组线网，对其中的多端线网用时延最优布线树替换后，在源点到关键漏点的路径上，先把时延最优布线树转化为带有分支的布线树，再根据SAKURAI时延计算公式，从路径最优插入点和最优分支插入点的时延改善中选择其最大时延改善值的点作为缓冲器插入点；然后再判断该点是否符合初始约束指标。它相对传统方法，可在更短时间内得到突出的时延优化结果。

主权项

1.多端线网插入缓冲器优化时延的标准单元总体布线方法，其特征在于：它是在计算机平台上依次按以下步骤实现的：步骤1：初始化：设置：GRC即总体布线单元的行数N_nr，列数N_nc，GRG即总体布线图中所有顶点即GRC中心点的坐标v_nr，nc(x，y)，其中，nr，nc分别代表行和列，x，y是芯片平面的坐标；GRG中每条边e_k的容量C_k，电路中线网的总数Nsum，每条线网的网表NetlistIndex，每条线网的源点s，漏点t，电路的所有电学性能参数，用户给定的时延约束指标参数；步骤2：生成GRG：读入在多层布线芯片上划分GRC所必需的N_nr，N_nc，读入在多层布线芯片上生成GRG所必需的各顶点的坐标值，按先行后列的顺序，为所有顶点依次编号；再按先行后列的顺序，给连接每两个相邻顶点的边用e_k编号；步骤3：读入电路详细连接关系即网表：读入电路中线网的总数目Nsum，按照网表读入的顺序，给所有线网编号，得到每条线网包含源点、漏点信息在内的网表；步骤4：读入电路的所有电学性能参数和用户给出的时延约束指标，把它们赋到相应的变量和数组中；步骤5：采用基于公知的分层Dreyfus-Wagner算法的Tree.cpp程序构造初始时延优化的布线树，即在每条线网不受任何约束条件下构造连线长最短的Steiner树；步骤6：根据步骤5执行后得到的初始解，采用已知的Update_Resources.cpp程序统计总的可用布线资源，标记拥挤区域：统计每条GRG边的被使用量d_k，比较各条边的容量C_k及使用量d_k，若C_k＜d_k，表示出现布线拥挤，得出拥挤区域，把它在结构EdgeIndex中标记为1，所有经过标记为1的GRG边的线网构成拥挤线网；步骤7：采用已知的“基于搜索空间遍历技术的布线拥挤优化算法”的SSTT.cpp程序优化布线拥挤，消除拥挤边，优化过程中各线网为消除拥挤而构造的布线树中，各自选取时延最优的布线树作为该线网的时延最优布线树；步骤8：根据步骤7的结果，采用基于公知的“SAKURAI时延计算公式”的Coll_Timing_Info.cpp程序计算并统计每条电信号传输路径从输入PI到输出PO的时延值；步骤9：优化电路时延，它依次含有以下步骤：9.1利用公知的“基于关键网络技术优化时延的标准单元总体布线方法”所提出的关键网络概念为电路构造关键网络；9.2利用“图与网络规划理论”中公知的“最大流与最小割关系定理”求解关键网络中对时延优化作用最明显，而对拥挤劣化最小的一组线网；9.3把这些线网的布线树替换为各自的时延最优布线树；9.4依次按照下述步骤对这些时延最优布线树进行缓冲器插入，以进行时延优化：9.41计算缓冲器在源点到关键漏点的路径上插入时的最优位置，它依次含有以下步骤：9.411从步骤9.2中得到的一组线网中找出多端点线网，得到其源点s，关键漏点t，以及源点到关键漏点的连线长度，用l=Σxy∈path(s,t)lxy]]>表示，其中xy表示s到t的连线经过的任意GRG网格边，l_xy表示该边的长度，表示对所有这样边的长度进行求和，即为s到t的总连线长度；9.412根据关键漏点的位置，把多端点线网的时延最优布线树转化为用带有分支的从源点到关键漏点的路径表示的布线树；9.413计算每个分支的电容分支电容＝分支长度×单位线电容+分支的负载电容；9.414对相邻两个分支之间的区域，按下式计算缓冲器与源点的最佳插入距离，用x表示：x=r(lc+Cll-cb)-(Rs-rb)c2rc,]]>其中，r为单位线电阻，c为单位线电容，c_b为缓冲器输入电容，r_b为缓冲器输出电阻，l为源点到关键漏点的路径长度，R_s为源点驱动电阻，C_ll为源点到关键漏点路径上，位于插入点之后的各分支总电容与关键漏点t负载电容之和：Cll=Σx<xiCi+Ct,Σx<xiCi]]>为插入点之后的各分支总电容，C_t为关键漏点t的负载电容，x为插入点到源点的路径长度；若：x不落在该区域内，则选择区域两端点中靠近x的端点作为本区域最优插入位置；9.415计算上述9.414所述各个区域最优插入位置的时延改善量，选择取得最大时延改善值的位置作为源点到关键漏点路径上的最优插入点：所述时延改善量用D-D’表示，D为该点插入缓冲器前的时延，D’为该点插入缓冲器后的时延：D-D′＝-βrcx²+[βr(lc+C_ll-c_b)-β(R_s-r_b)c]x+[β(R_s-r_b)(lc+C_ll)-(βR_sc_b+d_b)]其中，D为未插入缓冲器时该点的时延，D’为已插入缓冲器后该点的时延，d_b为缓冲器的本征延时，x为插入点到源点的路径长度，β＝2.21，为设定值；9.42计算缓冲器在分支点插入的最优位置：按下式计算各分支点的时延改善量：其中，u为任意分支点，C_u为该分支的总电容，为源点到该分支点的路径总长度，其中xy表示源点到该分支点的连线经过的任意GRG网格边，l_xy表示该边的长度，表示对所有这样边的长度进行求和，即为源点到该分支点的总连线长度；取得时延改善量最大值的位置即为缓冲器最佳插入位置；9.43把源点到关键漏点路径上的最优插入点的时延改善量与最优分支插入点的时延改善量进行比较，选择取得最大值的位置作为最终插入点；步骤10：判断布线时延是否满足设定的约束指标：若：时延优化结果＞时延约束指标，则继续执行步骤6-9，重新为电路构造关键网络；否则，程序终止。