[发明专利]使用带备份的故障克服机制的三重冗余锁存器设计

摘要

在优选实施例中，本发明提供一种用于较小和较快的三重冗余锁存器的电路和方法。输入驱动器与两个传输门的输入相连。一个传输门的输出与第一锁存器的I/O相连，第二传输门的输出与第二锁存器的I/O相连。第一锁存器的I/O与三稳态输入反相器的第一输入相连。第二锁存器的I/O与三稳态输入反相器的第二输入相连。三稳态输入反相器的输出与第三锁存器的I/O和输出驱动器的输入相连。

主权项

1.一种用于减少软差错的三重冗余锁存器，包括：a)输入驱动器(330)，所述输入驱动器(330)具有输入(300)和输出(302)；b)第一传输门(332)，所述第一传输门(332)具有输入(302)、第一控制输入(304)、第二控制输入(306)和输出(312)；c)第二传输门(334)，所述第二传输门(334)具有输入(302)、第一控制输入(304)、第二控制输入(306)和输出(314)；d)第一锁存器(336)，所述第一锁存器(336)具有输入/输出(312)；e)第二锁存器(338)，所述第二锁存器(338)具有输入/输出(314)；f)第三锁存器(344)，所述第三锁存器(344)具有输入/输出(320)；g)三稳态输入反相器(340)，所述三稳态输入反相器(340)具有第一输入(312)、第二输入(314)和输出(320)；h)输出驱动器(346)，所述输出驱动器(346)具有输入(320)和输出(324)；i)其中所述输入驱动器(330)的所述输入(300)是所述三重冗余锁存器的输入；j)其中所述输入驱动器(330)的所述输出(302)与所述第一传输门(332)的所述输入(302)和所述第二传输门(334)的所述输入(302)相连；k)其中所述三重冗余锁存器的第一控制输入(304)与所述第一传输门(332)的所述第一控制输入(304)和所述第二传输门(334)的所述第一控制输入(304)相连；l)其中所述三重冗余锁存器的第二控制输入(306)与所述第一传输门(332)的所述第二控制输入(306)和所述第二传输门(334)的所述第二控制输入(306)相连；m)其中所述第一传输门(332)的所述输出(312)与所述第一锁存器(336)的所述输入/输出(312)和所述三稳态输入反相器(340)的所述第一输入(312)相连；n)其中所述第二传输门(334)的所述输出(314)与所述第二锁存器(338)的所述输入/输出(314)和所述三稳态输入反相器(340)的所述第二输入(314)相连；o)其中所述三稳态输入反相器(340)的所述输出(320)与所述第三锁存器(344)的所述输入/输出(320)和所述输出驱动器(346)的所述输入(320)相连；p)其中所述输出驱动器(346)的所述输出(324)是所述三重冗余锁存器的输出。